¿Cómo calcular la resistencia de puerta MOSFET?

A menudo hay confusión en la lectura de gráficos. Algunos muestran Vgs e ID vs Q en hojas de datos y vs t en libros de texto. Mientras tanto, se desconoce la resistencia a granel Rd del diodo cuando el aumento de voltaje pasa por alto el 1K.

Para mí, tendría más sentido usar el diodo inverso tanto para la hoja de datos como para hacer coincidir los gráficos Q y t para una entrada ascendente. Además, así es como la mayoría de los puentes los usan. Desea que el tiempo de encendido sea más lento que el de apagado para crear el tiempo muerto y evitar la conducción cruzada durante un período como 1us dependiendo de la carga L/RdsOn. De lo contrario, tendrá una conducción continua en el estrangulador y una falla de conducción cruzada en los FET push-pull.

Tenga en cuenta que C aumenta rápidamente entre Vgs(th) y hasta 2 o 3 veces este umbral donde RdsOn alcanza cerca del valor nominal bajo pero no del todo.

Por lo tanto, le sugiero que use el diodo en modo Fwd para apagarlo con su resistencia a granel en función de la potencia nominal del diodo Rs [Ω] ~ 1/2P[Ω], (estadio de juego +/-50%) y el Rg seleccionado para determinar su tiempo muerto en el orden de 3~5x Rs del diodo. Puede agregar una pequeña R en serie con el diodo para reducir las tolerancias aproximadas y obtener resultados de producción más consistentes.

Esto no tiene la intención de darle una respuesta completa, sino más para pensar. 1us dependiendo de L puede variar ampliamente. Por lo general, es la diferencia entre el peor de los casos Tdt=tiempo de {encendido-apagado}.

no es simplemente$Q=I_g*t$ya que también se ve afectado$I_d=C_{gd}*dV_{gd}*dt$

No quiero que esta sea una respuesta de un solo enlace, así que escribiré un resumen rápido, pero realmente debería leer esta nota .

Si uso la ecuación Q=CV puedo encontrar la carga

No precisamente. La capacitancia MOSFET varía con Vgs y Vds. Además, una gran parte de la carga de la puerta se debe al efecto miller a través de Cgd:

Primero, el FET está APAGADO y Vds suele ser igual a la tensión de alimentación Vcc. Luego, el voltaje de la puerta aumenta a medida que la corriente se carga Cgs. Una vez que se alcanza el voltaje de umbral, el FET comienza a conducir y Vds disminuye. Esto hace que el voltaje a través de Cgd varíe, y un capacitor con voltaje variable implica una corriente. Por lo tanto, el controlador tiene que inyectar toda la carga requerida para llevar el voltaje a través de Cgd a su valor final. Una vez que el FET está completamente encendido, Vds es bastante pequeño, y luego la corriente de puerta se usa nuevamente para aumentar Vgs y reducir RdsON.

Durante la conmutación, Cgd varía mucho según Vds, por lo que no puede usar Q=CV, lo que implica un capacitor constante. En su lugar, debe utilizar los valores de la hoja de datos o la simulación con modelos precisos.

La carga total de la puerta dependerá de los Vgs finales, pero también de los Vds iniciales (= tensión de alimentación). Su cálculo ignora Cgd, por lo que está subestimando Qg.

Ahora su pregunta original sobre el valor de la resistencia de puerta. Es un poco complicado. Un valor de resistencia más alto ralentizará el encendido, pero calcular cuánto tiempo llevará cargar la compuerta hasta Qg siempre es una gran aproximación, ya que la compuerta MOSFET no es un capacitor de valor constante, y el controlador MOSFET generalmente emite un voltaje, por lo que el uso de una resistencia de valor fijo dará como resultado una corriente alta durante el comienzo del encendido, pero a medida que aumenta el voltaje de la puerta, la corriente disminuirá... como en un circuito RC.

El propósito de la resistencia de compuerta es evitar la oscilación del MOSFET, ralentizar la conmutación si desea evitar problemas de EMI, cosas así. Si usa una frecuencia baja, reducir la velocidad de la conmutación es una excelente manera de reducir la EMI. Algunos circuitos usan diferentes resistencias para encender y apagar, con diodos o un controlador de salida dual; esta es una forma de ajustar los tiempos de conmutación para evitar la conducción cruzada cuando se usan dos FET en modo síncrono.

Entonces, el valor de la resistencia depende de cuál sea su uso previsto ... que no se dice.