Ayuda para definir el apilamiento de 8 capas para un diseño de alta velocidad

En muchos de los PCB de mi empresa, hemos realizado el apilamiento de la siguiente manera:

(apilado A)

  1. Pads/GND/Algunas señales LF
  2. señal1
  3. señal2
  4. plano de tierra
  5. Aviones PWR (más de uno debido a la necesidad de varios suministros secundarios)
  6. Señal3
  7. Señal4
  8. Pads/GND/Algunas señales LF

Sin embargo, en un nuevo diseño nuestro, estoy revisando el problema, ya que creo que la acumulación no es ideal. Veo problemas en las capas adyacentes (supongo que esto funcionará sin interferencias solo si las señales son perpendiculares) y en el hecho de que es difícil hacer líneas controladas por impedancia en las capas internas 2,3,6 y 7). Además, no estoy seguro de si es la mejor solución con respecto a las corrientes de la ruta de retorno.

¿Soy cierto? ¿Qué crees?

Por otro lado, debo decir que las placas hasta ahora no tenían problemas serios obvios de EMC, integridad de la señal, etc.

¿Qué otro apilado recomendarías? Estoy pensando en esto:

(apilado B)

  1. Pads/GND/Algunas señales LF
  2. señal1
  3. plano de tierra
  4. señal2
  5. Señal3
  6. Aviones PWR
  7. Señal4
  8. Pads/GND/Algunas señales LF

o

(apilado C)

  1. Pads/Señal1
  2. plano de tierra
  3. señal2
  4. plano de tierra
  5. Aviones PWR
  6. Señal3
  7. plano de tierra
  8. Pads/Señal4

Mi preocupación en Stack-up C es que no tendré protección en las capas exteriores. ¿Podría resolver esto llenando los espacios en la Capa 1 con GND?

También en Stack-up B, ¿cuál será el plano de referencia para las corrientes de la ruta de retorno para Signal1 (y Signal4)? ¿Será Layer3 (Layer6) según lo previsto o Layer1 (Layer8)? ¿Depende de qué capa está más cerca de la capa de señal?

¿Cuál es tu opinión?

Esto depende completamente de lo que estés haciendo. ¿Está ejecutando PCI Express? ¡Eso se vuelve un poco delicado sobre la impedancia de la ruta! C podría ser una mejor opción. ¿Necesita más espacio en las superficies exteriores para las piezas? B podría ser una mejor opción.
¿ Cuántas capas de enrutamiento de señales necesita realmente ? ¿Son suficientes 2 para LF y 2 para HF, o realmente necesita 4 capas de enrutamiento de HF?
Para agregar a los otros dos comentarios: realmente podría valer la pena considerar cuántos componentes tiene a cada lado del tablero; su octava capa siempre es una capa de señal indica que su placa tiene componentes en ambos lados, pero tal vez el lado inferior se usa principalmente para pasivos / desacoplamiento, por lo que podría ser el caso de que Signal3 o Signal4 podrían omitirse
¿Puedes considerar una PCB de 10 capas? sig-gnd-sig-sig-gnd-pwr-sig-sig-gnd-sig
poner PWR al lado de GND le da una capacitancia distribuida que puede ayudar a desacoplar sus fuentes de alimentación, trate de no tener la gruesa capa de fibra de vidrio entre ellas.
¿Necesita alta densidad de componentes, líneas de impedancia controlada, EMC externo bajo, microvías para BGA, vías enterradas para enrutamiento de alta densidad, múltiples tierras para disipación de calor, tierras superiores para blindaje de puesta a tierra? Francamente, sin tener en cuenta su solicitud , también podría tirar una moneda entre las opciones que ha proporcionado.
@Daniel Sí, tengo una conexión PCIe y también Ethernet IF, lo que también significa interfaces SGMII, RGMII, SSSMII. También para mis líneas de distribución de reloj sería mejor tener una impedancia controlada, ¿no?
@Marcus Müller De hecho, tengo componentes en ambos lados, pero es cierto que el lado inferior tiene casi exclusivamente pasivos. Sin embargo, hay un par de pases eng en la PCB y es por eso que parece que necesitamos 4 capas para el enrutamiento.
@ClaudioAviChami No 10 capas no son una opción. Pero, ¿por qué recomienda tal apilamiento para 10 capas? Veo que tienes de nuevo dos capas de señal adyacentes.
@Neil_UK En realidad tienes razón. No dije mucho sobre la aplicación. Pero parece que necesito casi todos estos que mencionas. Tengo alta densidad de componentes y necesito tener líneas de impedancia controlada. Las vías enterradas aún no se consideran. Múltiples motivos para la disipación de calor serían una buena idea. Y, por supuesto, EMC es un gran problema, necesitamos la marca CE. Esa es una de las razones por las que preferiría los terrenos superiores para el blindaje de puesta a tierra.
@nickagian He hecho muchas placas de alta velocidad, siempre con dos señales adyacentes intercaladas entre GND o entre GND y VCC. Por lo general, incluiría el sándwich GND-GND en la parte superior, cerca de los dispositivos de alta velocidad. Siempre defino una capa como 'x' y otra como 'y' y, cuando es necesario, hago simulaciones para detectar problemas de diafonía que aún pueden surgir porque es imposible hacer trazos 'x' o trazos 'y' perfectos, hay diagonales, etc. donde puede aparecer diafonía.

Respuestas (1)

Para mí, la opción C no ofrece ninguna ventaja sobre una acumulación de 6 capas. Así que parece una pérdida de dinero. La opción C podría tener sentido si incluyera dos o más planos de ENERGÍA (y si esos planos de energía fueran realmente necesarios). Así que me inclino a descartar la opción C.

No me importa la opción A, porque será difícil obtener los resultados deseados para las trazas de ruptura en la parte superior e inferior. Las trazas de ruptura serán excesivamente anchas o la impedancia será bastante alta en comparación con la señal 2 y la señal 3. Pero podría funcionar bien si la impedancia de la traza no es una preocupación importante.

Entonces, de todas sus opciones, creo que me gusta más la opción B. Tiene el mismo problema que A, pero la magnitud del problema debería ser menor.

Pero también le insto a que considere usar 6 o 10 capas (a menos que la placa no sea muy sensible a los problemas de impedancia).

Bueno, ese es el punto. No sé qué tan sensible es a los problemas de impedancia. Como dije, siempre hemos usado esta combinación para muchas de nuestras PCB antiguas. Y todavía tenían interfaces SGMII, SSSMII y líneas de distribución de reloj. Ahora también tengo una interfaz PCIe. ¿Podría explicar un poco lo que quiere decir con su segundo párrafo? No entendí esto sobre los rastros de ruptura y qué tiene eso que ver con las señales 2 y 3. ¿Por qué dices que B podría tener los mismos problemas con A? ¿En qué sentido? ¿También esto respecto a los planos de potencia? De hecho, tengo y necesito más de un Power planes. ¿Por qué C es mejor?
Bueno, los rastros de ruptura, si estos son componentes SMT (que es lo que asumo), estarán en la capa superior o inferior. La impedancia está controlada por la distancia al plano y el ancho de la traza. Un trazo más ancho es una impedancia más baja, y más cerca del plano es una impedancia más baja. Entonces, observando la opción B, si una traza de 5 mil en la capa 2 es de 50 ohmios, entonces una traza de 5 mil en la capa 1 tendrá más de 50 ohmios. En cuanto a la opción A, si una traza de 5 mil es de 50 ohmios en la capa 3, entonces será mayor en la capa 2 y aún mayor en la capa 1.
Ayuda para definir el apilamiento de 8 capas para un diseño de alta velocidad
RespuestasAquíPolítica de privacidad1y, 0v