El borde del reloj lento causa problemas con el comportamiento del flip flop D

Estoy tratando de usar un flip flop D y un botón pulsador como un simple interruptor. Mi objetivo es este: cada vez que presiono el botón, la salida del FF cambiará de estado.

Armé un circuito en un simulador y funcionó bien. Implementé un circuito antirrebote para el interruptor que funciona muy bien por sí solo, y mi visor muestra un aumento rápido y suave sin rebotes.

Esencialmente, tengo el interruptor bajado y conectado a la entrada CLK. Cuando se presiona el botón, el reloj se eleva, activando el FF en el borde ascendente de esta señal.

La salida ~Q se conecta directamente a la entrada D. Cuando el FF es activado por el reloj, ~Q toma el valor opuesto de D. Por lo tanto, el FF debe cambiar de valor cada vez que se presiona un botón. Debido a que el FF solo se activa con el flanco ascendente de la señal CLK, no tengo que preocuparme de que D cambie más rápido de lo que puedo soltar el botón. Todo bien en teoría (y en mi simulador).

Así que compré un D FF y lo conecté a mi protoboard, coloqué mi botón y mis pasivos, encendí un LED en la salida y... no funciona bien. Se encendería o apagaría al presionar un botón, con una probabilidad algo igual.

Examiné la señal CLK con mi alcance y creo que encontré al culpable. A medida que el borde del reloj cae, alcanza un cierto voltaje y luego pasa por una tonelada de pequeñas oscilaciones. Parece que estas oscilaciones siguen registrándose como "flancos ascendentes" en la señal CLK, lo que cambiaría rápidamente el valor de ~Q (y, en consecuencia, D). Interpreto esto como la razón por la que no puedo predecir la salida de la configuración actual, porque no tengo idea de cuántas docenas de oscilaciones ocurren durante el borde descendente del reloj.

El examen de las líneas ~Q / D muestra un comportamiento oscilante similar cuando el CLK se vuelve metaestable.

He intentado conectar condensadores en las líneas CLK, D y ~Q en todo tipo de combinaciones para tratar de suavizar el comportamiento. Nada ha funcionado. Parece que el estado metaestable está arruinando mi circuito, sobre el cual he leído un poco y entiendo que es un problema bastante serio en la lógica digital.

¿Hay algún método probado y verdadero para eliminar este comportamiento metaestable? ¿O alguna sugerencia para bajar mi señal CLK lo suficientemente fuerte como para que no quiera oscilar?

Cualquier sugerencia es apreciada. Seguiré desconectando.