Algo está mal con mi comprensión de este diseño de D-Flip flop
Pato
Estoy un poco oxidado con las chanclas.
Considere este diagrama:
Este es un conmutador digital estéreo de 4 canales . Estoy tratando de entender el flip flop y las partes OR.
Debido a que este es un conmutador de 4 canales, mi sensación es que los flip-flops y las puertas OR proporcionarán 4 salidas diferentes y estoy tratando de entender cómo funciona.
Hablemos de FF1y FF2.
Cuando el circuito se enciende por primera vez, C15es un "cortocircuito" y dejará que lleguen 5 voltios R17, haciendo que FF1el reloj sea 1 por un breve período de tiempo y luego cargue y "corte" la corriente a R170 voltios. Entonces, vemos que el reloj va de 1 a 0, durante el inicio.
Debido a que este D-Flip-flop CD4013no hará nada en la transición de reloj de 1 a 0, creo que FF1estará en los siguientes estados después del inicio: (Q = 1), (Q' = 0), (D = 1).
Debido al cableado entre FF1y FF2, el reloj después de la puesta en marcha FF2será 1, (Q = 0), (Q' = 1) y (D = 1).
En este punto los ORpuertos estarán con estos estados (de arriba hacia abajo):
N1 (0, 0).... output 0
N2 (1, 0).... output 1
N3 (0, 1).... output 1
N4 (1, 1).... output 1
Entonces presiono S1. Tenemos una transición de 0 a 1 en el reloj FF1.
FF1cambia a los siguientes estados: (Q = 1), (Q' = 0 = D)
No pasa nada encendido FF2.
Los ORpuertos son ahora
N1 (1, 0).... output 1
N2 (0, 0).... output 0
N3 (1, 1).... output 1
N4 (1, 0).... output 1
Presiono S1de nuevo. Tenemos una transición de 0 a 1 en el FF1reloj.
FF1cambia a los siguientes estados: (Q = 0), (Q' = 1 = D)
Ahora el reloj de FF2cambia de 0 a 1
Entonces, FF2cambia a: (Q = 1), (Q' = 0 = D)
Los ORpuertos son ahora
N1 (0, 1).... output 1
N2 (1, 1).... output 1
N3 (0, 0).... output 0
N4 (0, 1).... output 1
Presiono S1de nuevo. Tenemos una transición de 0 a 1 en el FF1reloj.
FF1cambia a los siguientes estados: (Q = 1), (Q' = 0 = D)
No pasa nada encendido FF2.
Los ORpuertos son ahora
N1 (1, 1).... output 1
N2 (0, 1).... output 1
N3 (1, 0).... output 1
N4 (0, 0).... output 0
Entonces, en secuencia, los ORpuertos producirán, de arriba hacia abajo:
0111
1011
1101
1110
Pero aquí está el problema, 4066es un interruptor. Mirando mis números veo un cero cambiando de posición. Pero en ese caso, esperaría lo contrario de eso, quiero decir
1000
0100
0010
0001
o un 1 cambiando de posición, por lo que este 1 podría seleccionar uno de los cuatro canales de IC3y IC4como indica la 4066ficha técnica.
¿Dónde está mi error?
Respuestas (1)
usuario105652
El diagrama es incorrecto. El CD4001 es una compuerta NOR, por lo que ambas entradas deben ser '0' lógicos para que la salida sea un '1' lógico, por lo que su gráfico 'esperado' original es correcto. El símbolo utilizado en el esquema es incorrecto. Debe tener un punto en la salida para indicar la inversión.
La puerta NOR del CD4001 se usa para asegurarse de que solo se seleccione un canal a la vez. En el restablecimiento de energía, se selecciona el Canal 1.
Este gráfico es correcto, y es lo que está ocurriendo en el circuito.
1000 Canal 1
0100 Canal 2
0010 Canal 3
0001 Canal 4
Pato
SR Latch/Carreras?
¿Puedo usar una puerta AND antes de una entrada de reloj?
Actualización de una celda de memoria / sincronización con un reloj
la velocidad de transición causa un problema con jk flip flop
Tiempo de espera y configuración de D-Flip-Flop
Pregunta de flip-flop SR
¿Para qué sirve la salida invertida en un flip flop D?
SR pestillo / flip-flop pregunta
¿Por qué se activa el flanco positivo del flip-flop D en lugar del nivel?
Diagrama de circuito del circuito secuencial síncrono que utiliza flip-flops tipo D activados por flanco ascendente
usuario105652
BobT