¿Por qué está prohibido el estado S = 1, R = 1 en el flip flop RS?

Me encontré con el flip flop RS y he intentado implementarlo en un simulador y usando puertas lógicas reales. Pero todavía no estoy seguro de si he entendido correctamente el caso inestable o prohibido S=1, R=1 en el flip flop. ¿Alguien puede decirme qué es eso exactamente?

Por cierto, he usado NAND Gates de 2 entradas para implementar el flip flop. ¿Cuál es la diferencia entre el flip flop de puerta NAND y el flip flop de puerta NOR?

Respuestas (3)

Suponga puertas lógicas ideales (sin retraso de propagación) como esta (imagen de wikipedia ):

ingrese la descripción de la imagen aquí

Sabemos que la salida de la puerta NOR es 1 si y solo si ambas entradas son 0; y 0 en caso contrario.

Cuando S = 1, Q = 1 y por lo tanto q ¯ = 0 ; cuando R = 1, Q = 0 y q ¯ = 1 .

Pero si establece tanto R como S en 1, tenemos que Q = 0 y q ¯ = 0 al mismo tiempo. Esto contradice la relación q = q ¯ . En el mundo real, una de las puertas alcanzará primero el estado 1 y el resultado será impredecible.

Para el flip-flop RS basado en NAND, se puede mostrar lo mismo cuando R = S = 0, escribiendo las ecuaciones lógicas apropiadamente.

¿Por qué una puerta alcanzaría el estado 1 en el mundo real? ¿Seguiría estando prohibido si no nos preocupamos por la relación Q = !Q ?
Eléctricamente, tanto Q como Qbar pueden ser cero simultáneamente. Viola el propósito lógico de tener ambas salidas y que sean desiguales, pero en realidad no es una contradicción en lo que respecta a las puertas NOR.
Por favor, ¿alguien puede ayudar a explicar esto? El flip flop a menudo se explica usando las compuertas nand o nor, y también indica que las salidas deben ser inversas entre sí, luego miro el flip flop And u Or con no es el caso, Entonces, ¿eso significa que solo se debe usar la puerta nand / nor para flip flop? 2) si se puede usar cualquier puerta, ¿por qué siempre se enfatiza lo contrario?

Afirmar Ssignifica 'establecer la salida en 1'. Afirmar Rsignifica 'establecer la salida en 0'. Decirle al flop que lleve simultáneamente a 0 y 1 al mismo tiempo no tiene sentido, por eso está prohibido.

Por el mismo razonamiento, anular la afirmación Ry Sal mismo tiempo le dirá al flip flop que conduzca simultáneamente a 1 y 0 al mismo tiempo, lo que curiosamente tiene sentido para un flip flop basado en NOR.

Tener ambas entradas altas plantea dos problemas:

  • Las salidas Q y /Q serán bajas, pero la lógica descendente puede esperar que /Q siempre sea lo opuesto a Q. Dependiendo de la lógica descendente, el hecho de que Q y /Q bajen puede o no representar un problema. problema real, pero es algo que hay que tener en cuenta.

  • Cuando la primera entrada baja lo hace, si la otra entrada no permanece alta hasta que los efectos del primer cambio se hayan filtrado a través del circuito, el comportamiento del circuito no estará bien definido hasta que al menos una de las entradas pase. alto de nuevo.

La forma más sencilla de evitar el segundo problema descrito anteriormente es nunca tener ambas entradas altas simultáneamente o en intervalos superpuestos.

¿Por qué está prohibido el estado S = 1, R = 1 en el flip flop RS?
RespuestasAquíPolítica de privacidad1y, 3v