Tengo un bus SPI grande, pero lento, que consta de 8 dispositivos. La frecuencia de operación es de 2 MHz. Según tengo entendido, debo asegurarme de que las líneas de bus estén terminadas correctamente o los reflejos pueden causar problemas de integridad de la señal. El máximo. la longitud que mi señal puede transferir es de 1 pie sobre un cable plano estándar.
Una cosa que me falta son los tiempos de subida/bajada de mi señal, que en realidad determinarían si tengo componentes de alta frecuencia en la señal que requieran una terminación adecuada. Guardé la señal con un IC NC7WZ16 pero no pude encontrar los tiempos de subida/bajada en la hoja de datos.
¿Cómo puedo asegurarme de que el bus esté correctamente terminado para minimizar los reflejos? La carga es un CPLD en todos los casos.
2 MHz da un período de bits de 500 ns. 1 pie pie de cable plano sería aproximadamente 1,5 ns (o menos) de retraso de propagación o 3 ns de ida y vuelta.
Agregar resistencias de terminación aumentará el consumo de energía, y el chip de estilo CMOS que está usando no está realmente diseñado para funcionar con una línea terminada.
Una solución más limpia es ralentizar los tiempos de subida y bajada. Podría transportar fácilmente señales de 2 MHz con tiempos de subida y bajada de 50 ns. Una forma de obtener tiempos de borde más lentos es usar un chip diferente a la parte de "velocidad ultra alta" que eligió. Otro sería agregar una resistencia en serie en las salidas del controlador. Esta resistencia no tiene que coincidir exactamente con la impedancia característica de la línea de transmisión, solo ralentiza los bordes cuando se combina con la capacitancia de la línea. Como beneficio adicional, si alguien llega más tarde y quiere usar su circuito con un cable plano más corto (y menos capacitancia), la pérdida de la resistencia en serie aún ayudará a eliminar cualquier timbre rápidamente, por lo que se apagará en ese momento (250 ns más tarde) que su receptor muestrea la señal.
kevin vermeer
saad
kevin vermeer