Tengo una placa de inicio Xilinx/Digilent Spartan 3E, UG230. Estoy diseñando una PCB para una placa ADC/DAC. Soy bastante nuevo en los FPGA (con algo de experiencia), pero no quiero cometer errores tontos al usar el conector Hirose FX2 (J3); consulte la hoja de datos de la placa en la página. 115 . tengo 2 preguntas:
1) El reloj de la placa es de 50 MHz. ¿Puedo también emitir esos mismos 50 MHz en un pin IO para sincronizar el ADC? Sé que esto funcionará en teoría, solo quiero saber si el FPGA podrá hacer esto. Estoy acostumbrado a MCU donde la velocidad de IO solo puede ser una fracción del reloj maestro.
2) Algunas de las clavijas del conector Hirose FX2 son de E/S y otras son solo de ENTRADA. El ADC que tengo es un bus paralelo de 16 bits y me gustaría mantener los pines IO para la entrada/salida del usuario (pantalla, etc.). Entonces, los pines de ENTRADA solo serían buenos para el ADC. ¿Hay algún truco para usar los pines de entrada (D12, C12, A15, B15, C15)? Me gustaría sincronizar el ADC a 50 MHz (ver P1).
Todos los consejos muy apreciados. Simplemente no quiero hacer una placa y tener que desecharla por un error tonto porque no entendí algo trivial.
Saludos gente.
1) Sí, absolutamente. La mayoría de los FPGA pueden enrutar directamente un reloj a un pin. Una idea un poco mejor es usar un flip flop DDR en el pin, ya que el tiempo relativo entre esto y las señales registradas en los flip-flops IOB será el mismo.
2) Nada en particular. Simplemente verifique que los haya conectado correctamente como entradas, ya que el FPGA no tiene controladores de salida en esos pines (no, no he cometido ese error antes...)
M1GEO