sobreimpulso y subimpulso en pulso de 3 voltios

Estoy interconectando un sistema, este sistema emite una señal de pulso digital de 200 ns con un tiempo de repetición de cada 3 ms. El voltaje ideal de la señal sería de 0 V a 3,3 V, pero la señal proveniente del sistema tiene un alto valor de sobreimpulso y subimpulso (valor de hasta +5 a -2 V). y quiero interconectar esta señal con Xilinx 7 series FPGA (artix) con voltaje de banco de 3.3V. Adjuntar es la forma de la señal que obtengo del sistema.Señal ruidosa del sistema

  1. Entonces, la primera pregunta es si no coloco ningún circuito de protección, ¿mi pin IO de FPGA se quemará o qué sucederá? como límite de voltaje máximo según el FPA de la serie 7 para el banco de 3,3 V es de -0,5 a 3,8 V.
  2. La segunda pregunta es cuál será un buen circuito de protección para esta protección de sobreimpulso y subimpulso.
  3. ¿Hay algún OPAMP IC recomendado que maneje pulsos de 200 ns fácilmente?

Necesito un circuito que maneje pulsos de 200 ns fácilmente.

¿Cuál es la impedancia de la fuente que impulsa la señal y qué la conecta entre la fuente y su FPGA?
¿Cómo "probaste" la señal? ¡Muy importante!
@Andyaka estoy insertando sondas directamente en la salida del sistema. cuando se coloca un cable de puente o pcb, se obtienen los mismos resultados. y probé dos sondas diferentes pero con los mismos resultados. y no conozco la impedancia de la fuente, ¿hay alguna forma de medir eso con un DMM simple?
¿Cómo interconectas tu sistema? ¿Qué tipo de controlador de salida tiene? ¿Qué longitud tiene el cable de interfaz y cómo está construido?
El sistema @AliChen es una especie de caja negra, no puedo abrirlo y no tengo una hoja de datos o detalles técnicos. Estoy realizando ingeniería inversa en una interfaz de módulo con un sistema que funciona bien con tecnología antigua. como le dije a otros, probé todas las opciones sondeando directamente al sistema, inserté PCB y cable de interfaz (1 pie) pero todos tienen el mismo resultado
Puede hacerse una idea de la impedancia de la fuente colocando resistencias progresivamente pequeñas en la señal y observando el voltaje resultante en el osciloscopio. Comience con 1K y trabaje hacia abajo. Deténgase cuando vea una cantidad no trivial de cambio en el voltaje (~10 %) y calcule la impedancia suponiendo un divisor resistivo. ¿La señal está en un cable? Si es así, ¿cuánto mide el cable? ¿Puede probar la señal directamente en la salida de la caja negra?
@crj11 hay un conector DB 25 en el sistema (controlador) primero hice un cable de 1 pie de longitud y compruebo el mismo resultado que en la imagen de arriba, luego desconecto el cable y sondeo en el conector DB25 nuevamente con el mismo resultado.
La resistencia en serie que se sugirió podría solucionar su problema, pero podría funcionar mejor en el extremo DB25 que en el extremo FPGA. Si la fuente tiene una impedancia lo suficientemente baja como para conducir 100 ohmios a tierra en el FPGA, eso podría funcionar aún mejor.

Respuestas (2)

Probablemente pueda limpiar esto usando una resistencia en serie al final de la FPGA. Esto ralentizará ligeramente los tiempos de subida y bajada, pero debería eliminar el sobreimpulso y el zumbido. Probablemente tendrá que determinar el valor experimentalmente, 50-100 ohmios es un buen punto de partida.

Asumiendo que no es el alcance lo que está causando eso.
Muy cierto, intente usar una resistencia de 5K en la salida de la fuente de señal y pruebe eso con el osciloscopio. Recuerde que su pulso de 200 ns parece tener un tiempo de subida inferior a 10 ns, por lo que se trata de una señal de más de 100 MHz desde la perspectiva de la integridad de la señal. La coincidencia de impedancia importa en todas partes a altas frecuencias.
No, no es alcance, probé diferentes sondas y alcances. todas las demás señales están bien, pero esta señal solo genera problemas @Trevor_G
@DeanFranks Probaré esta solución y se lo haré saber. ¿Cómo medir la impedancia de la salida del sistema usando un multímetro simple?
@DeanFranks luego agrega algo de R en el FPGA

Esto parece un desajuste de impedancia típico entre el lado del conductor y la línea de transmisión. A partir del tiempo de reflexión/timbre, la longitud del cable parece ser de unas 60 pulgadas. A una velocidad de borde de 10 ns, los efectos de la línea de transmisión están en su lugar.

Para resolver el problema y reducir/eliminar el timbre, necesita dos cosas:

(a) utilice un cable con baja impedancia característica. Utilice un cable coaxial delgado o un cable plano con hilos adyacentes conectados a tierra;

(b) hacer coincidir la impedancia de la fuente con la impedancia característica de la línea. Se puede hacer colocando una resistencia en serie con la línea en el extremo del controlador . Si el cable termina en 80-100 ohmios (cable plano) y la salida típica del controlador es de aproximadamente 25-30 ohmios, necesitará una resistencia de 50-60 ohmios para eliminar el timbre. Repito: AL LADO DEL CONDUCTOR.

gracias por las soluciones, lo intentare y te comento. estas son la solución cuando se coloca el cable en el extremo del controlador. pero ¿qué pasa cuando no hay cable solo controlador y sonda?
@farhanbabar, si esta forma de onda se genera inherentemente en el controlador de origen (como una salida OPA poco estable al borde de las oscilaciones), entonces tiene dos opciones: o bien coloque abrazaderas de diodo (preferiblemente Schottky) en el lado FPGA con un pequeño 100- Resistencia en serie de ohmios por adelantado. O no haga nada, la FPGA tolerará estos pequeños sobreimpulsos o subimpulsos con abrazaderas internas.
sí, también creo que se genera inherentemente desde el controlador, porque revisé el conector del controlador y tengo el mismo problema. ¿Qué diodo de abrazadera y resistencia tanto en serie de línea de controlador a FPGA?
sobreimpulso y subimpulso en pulso de 3 voltios
RespuestasAquíPolítica de privacidad1y, 1v