Salida de par diferencial a transistor amplificador de voltaje

Al diseñar una etapa amplificadora como esta, ¿cómo funciona de forma lineal?

Supongamos que está aplicando alguna retroalimentación, la salida bien puede estabilizarse a cero, pero cuanto más "equivocada"$R_C$es (en términos de base-emisor-voltaje de$Q_3$y corriente de colector en reposo de$Q_2$), más se aleja el par diferencial de su región lineal. ¿Cómo se trata esto correctamente? En segundo lugar, se dice que el voltaje$V_o$depende de$gm$del par diferencial, ¿cómo se entiende esto? Imagine que hay un capacitor para compensación unipolar entre el colector y la base de$Q_3$Cómo hace el$gm$del par diferencial afecta la velocidad de respuesta? Todo esto está un poco borroso en mi cabeza, por favor, ¿alguien puede ayudarme a aclararlo? Gracias

Editar: puede suponer que la entrada diferencial es idealmente 0, vinculada a gnd. En perfectas condiciones de$R_C$el voltaje base de$Q_3$es exactamente lo que se necesita para hacer$V_o$0V. Pero la más mínima variación de cualquiera$I_{C2}$,$R_C$o$V_{BE}$de$Q_3$hacer eso imposible. Para que puedas opinar$V_o$a base de$Q_2$. Pero luego, poco a poco, dejas el área lineal del par diferencial con$R_C$yendo "mal". ¿Cómo se puede tratar adecuadamente este problema? Y, como se preguntó anteriormente, ¿cómo es$V_o$depende de$gm$del par diferencial?

Edit2: la amplificación de la diferencia de voltaje de un par diferencial es la siguiente:

cuando elegí$R_C$un poco mal, tengo un sesgo constante ($v_{diff}$) para lograrlo$v_o$es 0 (por retroalimentación). Ahora, cuando se aplica una señal a la base del transistor de entrada,$v_{diff}$ya está compensado y, por lo tanto, empujado más hacia la región no lineal. ¿Cómo puede esto ser evitado?

Edición 3: el problema también podría describirse de esta manera: para obtener un resultado cero a través de la retroalimentación, habrá$v_{id} \neq 0$lo que disminuiría la linealidad del par diferencial ya que el voltaje entrante a amplificar preferiría alternar alrededor de un punto a la izquierda o a la derecha de$x = 0$y por lo tanto estar en una región más no lineal. Cuanto peor está alineada la resistencia del colector de Q2, más sufre la linealidad. ¿Cómo se puede evitar esto sin tener que mirar la especificación de los transistores con una lupa, sino hacer que funcione para varios transistores?

Otra cuestión principal es cómo el condensador de compensación depende de la$gm$del par diferencial. ¿Cómo se interrelacionan?

Los FET son en realidad BJT

Solo sé que esto tiene algo que ver con la velocidad de respuesta, pero parece que no puedo averiguar qué es exactamente.