Ruta de retorno en una PCB

Cuando TX cambia de bajo a alto, la corriente fluye así:

Fuente de alimentación Vcc -> Plano PCB Vcc -> Pin U1.Vcc -> Pin U1.TX -> Pin U2.RX -> Pin U2.Gnd -> "ruta de retorno" -> Plano PCB Gnd -> Fuente de alimentación Gnd

Es genial que entiendas que lo que llamamos el "camino de retorno" será el plano más cercano (en este caso el plano Vcc). Esto tiene sentido ya que los campos no se pueden leer, por lo que se formarán entre las partes metálicas de su PCB sin importar el nombre que les dé.

En el caso de CC estática, la "ruta de retorno" será en realidad el plano Gnd, ya que tendrá la impedancia más baja. A frecuencias más altas, los campos se formarán en el plano Vcc y la densidad de corriente será alta en el plano Vcc justo debajo de la traza.

Entonces, ¿cómo llega la corriente desde el plano Vcc y regresa al plano Gnd para las frecuencias más altas?

Bueno, recuerda que la impedancia entre esos dos planos es bastante baja en estas frecuencias más altas. En realidad, también queremos que la impedancia entre Vcc y Gnd sea baja en todo el rango de frecuencia relevante (use algo como PDNTOOL.COM para diseñar eso), por lo que no es una gran sorpresa (con suerte).

El diseño de PDN también está bien cubierto en el libro de Eric Bogatin.

Déjame saber si esto te ayudó?

Es de esperar que haya proporcionado alguna fuente de alimentación que desvíe los condensadores entre VCC y GND cerca de ambos chips. Estos condensadores de derivación permitirán que las corrientes de alta frecuencia fluyan entre VCC y GND.

Tenga en cuenta que esto significa que los condensadores de derivación se convierten en parte de la ruta de retorno, y debe evaluar la selección y ubicación de las piezas teniendo esto en cuenta.

Además, los circuitos del controlador y el receptor dentro de los chips determinan de qué riel fluye la corriente. Incluso si está utilizando GND como su plano de referencia, cuando un controlador se eleva, extraerá corriente del riel VCC y, por lo tanto, el riel VCC y los capacitores de derivación se vuelven parte de la ruta de retorno.

Esto es algo que también me preguntaba cuando comencé hasta que el Dr. Johnson me lo explicó. A medida que lea, la corriente de retorno de una señal de alta velocidad regresará siguiendo el camino de menor impedancia. En una microcinta, por ejemplo, este será el plano de referencia más cercano, independientemente del voltaje de CC que lleve. Como dice, una traza referenciada a su plano VCC tendrá su viaje actual de regreso a lo largo del plano VCC.

Ahora, toda la corriente fluye en un bucle, de modo que cuando vuelva a estar debajo del chip en su ejemplo, buscará la ruta de impedancia más baja entre VCC y GND, que serán sus tapas de desacoplamiento de E/S que ha colocado estratégicamente cerca de su chip.

La ruta de retorno no sería a través de Vcc.

Piénselo en términos de bucles de corriente, la etapa de transmisión de TX y la etapa de entrada de RX

Tome, por ejemplo, esta E/S digital (etapas de E/S de ejemplo tomadas de la hoja de datos ISO7221)

Considere dos estados

1. TX es alto:

En este caso, hay un "blat" inicial de carga para facilitar el encendido de la PUERTA del búfer RX. Después de lo cual solo fluye corriente de fuga (NOTA: esto pasa por alto la resistencia de terminación)

2. TX es bajo:

En este caso, la etapa TX mantiene el pin BAJO, lo que facilita el flujo de corriente desde la resistencia pull-up.

En ambos casos, la corriente fluye del +ve de la masa al -ve de la batería.

Ahora considere desde el punto de vista de una PCB. Con un plano VCC y GND contiguo debajo de los dos IC, la corriente que fluirá seguirá las huellas: un gran bucle pequeño.

Digamos que hubo una ruptura en el plano GND entre los dos chips, la ruta que tomaría la corriente de retorno no seguiría la del rastro TX == mal.