Relaciones de componentes del puente Wien estabilizadas por JFET

Me encuentro en la necesidad de un oscilador de onda sinusoidal y me he decidido por el puente de Viena. He seguido todos los tutoriales, pero tengo algunas preguntas que no parecen responderse en ningún otro lugar.ingrese la descripción de la imagen aquí

En primer lugar, entiendo que la relación entre Rf y R3 determina la ganancia del bucle de retroalimentación negativa establecida en 3, o justo por encima, en una relación de 2:1. Pero hay muchas combinaciones de resistencias que darían esa proporción, así que, ¿qué efecto diría usando una resistencia de 1 OHM: 2 OHM en comparación con 10 OHM: 20 OHM? Y la misma pregunta sobre las combinaciones de resistencias de condensadores en el circuito de adelanto.

En segundo lugar, ¿cómo se seleccionan los valores de Rf y R3 cuando hay un JFET emparejado con R2? Pensé que para obtener una ganancia de 3 después de que suba el voltaje de la puerta, agregaría el Rds (encendido) del JFET a R3 y los contaría como uno, de modo que cuando el JFET esté apagado, no habrá resistencia a través de él y la ganancia sería superior a 3, permitiendo que comiencen las oscilaciones. ¿Es esto correcto? Cualquier relación particular entre el JFET Rds (encendido) y R3, ¿uno domina, es igual o no importa?

En tercer lugar, el detector de pico negativo que activa la puerta del JFET carga un condensador, que tiene una resistencia en paralelo. ¿Qué hace esa resistencia R4 y cómo se determina su valor? ¿Cómo se determina el valor de los condensadores?

Por último, ¿qué determina el voltaje de salida? Digamos, necesito una salida de 0.1 v para alimentar un amplificador BJT, ¿qué valores necesitaría cambiar y cómo los calcularía? Supuse que la salida estaría determinada por el máximo pico a pico impreso en la hoja de datos, pero ¿cómo reduciría esto?

Gracias por cualquier respuesta

Respuestas (3)

Con respecto al lazo de control Diode-C3-R4:

Este no es un detector de pico porque la resistencia en paralelo R4 descarga continuamente el capacitor que, a su vez, se carga por la amplitud de salida (si puede abrir el diodo a un cierto nivel). Esto es necesario para permitir el control de amplitud en AMBAS direcciones. La ganancia opamp oscila alrededor del valor nominal de "3".

Por lo tanto, la amplitud de salida NO ES CONSTANTE: exhibirá una pequeña modulación de amplitud que está determinada por la constante de tiempo C3-R4. Esta constante de tiempo debe ser al menos diez veces mayor que el período de oscilación. De este requerimiento se pueden seleccionar ambos valores (C3 y R4).

Con respecto a la amplitud de salida: No es posible un cálculo exacto (debido a las características no lineales del diodo). Sin embargo, es posible obtener una buena estimación si conoce el valor nominal (durante las oscilaciones de estado estable) de la resistencia FET y el voltaje de puerta correspondiente. Esto le da el voltaje medio a través de C3 y, junto con la aplicación. 0,5 a través del diodo: una suposición razonable para la amplitud de salida correspondiente.

EDITAR (corrección de errores): hay un error lógico de su lado.

Usted escribió: .....cuando el JFET está apagado, no habrá resistencia a través de él y la ganancia será superior a 3, lo que permitirá que comiencen las oscilaciones. ....

No, cuando el JFET está apagado, la resistencia RDS es muy grande y el amplificador operacional funciona como un amplificador de ganancia unitaria (retroalimentación completa).

La descripción correcta es la siguiente: en t = 0, el voltaje de salida (y el voltaje de la puerta) es cero y el FET está abierto: la resistencia RDS es baja (ID de corriente máxima) y la ganancia es mayor que "3". Ahora, para amplitudes crecientes, el voltaje de la puerta se vuelve cada vez más negativo y la resistencia RDS aumenta y proporciona una retroalimentación más negativa (la ganancia disminuye hasta llegar a "3").

¿La constante de tiempo sería 5RC o solo RC?
"Esto no es un detector de picos" es incorrecto. la oscilación negativa polarizada de +CC se detecta como un pico negativo detectado con un diodo para atenuar la retroalimentación negativa y aumentar la ganancia para que se inicie MÁS RÁPIDO, el diodo R = << 100 ohmios, y R4 es probablemente de 10k a 100k para iniciar tan rápido RC el caída lenta en el detector de picos para reducir la distorsión que se asienta en la ganancia unitaria.
Aunque dediqué poco tiempo a hacer una gramática perfecta organizando cada pregunta con una respuesta, al menos respondí todas las preguntas y no tuve ningún error técnico importante. pero tenía una oración confusa menor (de acuerdo:}
-1 Este no es un detector de picos. (Equivocado)
Técnicamente, este diodo RC actúa como un "detector cuasi-pico" donde la señal ideal BW debería ser un pequeño % de la frecuencia del oscilador para un ruido de fase bajo y THD bajo. en consecuencia, este diseño tiene una ganancia de realimentación y un ancho de banda demasiado altos y está muy distorsionado. A diferencia de mi diseño optimizado. está pensando en un DMM Vpk y detector de retención, que no lo es. Es solo un detector cuasi pico que debería durar un poco más de lo que lo hace. Por lo tanto, no hay un filtro "cuasi" efectivo y se convierte en *un detector de pico negativo como en un analizador de espectro sin filtro de video que usa un detector de pico + o -
Para resumir, define un "detector de pico" para que solo tenga un valor de CC, pero lo defino como un detector de pico y retención. Mientras que en mi vida como diseñador de instrumentos, la detección de picos puede tener cualquier tiempo de subida o bajada y simplemente rectifica la señal. El tiempo de subida y bajada es una especificación adicional. Mientras que asumió que debe ser CC o al menos un promedio de> = 10 picos. En cualquier caso, debe examinar mis resultados y sugerir más mejoras a su diseño como lo hice yo. ¿DE ACUERDO?

Rf es una carga en la salida opamp. Su valor no puede ser inferior a 2k ohmios para la mayoría de los amplificadores operacionales, así que tal vez use 20k ohmios. Entonces, la resistencia del Jfet más R3 debe ser de 10k ohmios para una ganancia de 3. Deje que R3 sea quizás 4.7K, entonces el Jfet puede ser de 5.3k.

R4 descarga el capacitor y permite que el Jfet se encienda cuando el nivel de la señal de salida es bajo. El valor del condensador se selecciona para que sea un buen filtro en la frecuencia más baja en la que desea una baja distorsión.

Permita que el nivel de salida sea lo suficientemente alto para que el circuito funcione bien, luego atenúelo con dos resistencias en serie a tierra en la salida.

Más bien creo que la tarea del capacitor C3 no es "filtrar" nada sino proporcionar un voltaje de CC, más o menos, fijo en la puerta del FET. Como expliqué en mi respuesta detallada, la constante de tiempo C3R4 provoca una pequeña modulación de amplitud de la señal de salida (lo cual es bastante normal porque nunca se pueden lograr oscilaciones de estado estable exactamente en la ganancia de bucle unitario).
¿Pensó que la mayoría de los valores jfet Rds (on) estaban alrededor de 150 - 400 ohmios? 4.7k parece alto

Actualización 28 de julio

El nivel de salida está determinado por el umbral Vgs requerido para hacer que el lazo gane exactamente la unidad para un seno puro. Dado que hay una relación Thevenin R5 / (R5 + R7) con un desplazamiento de diodo que se anula por otra referencia de voltaje (0.75 V) en mi respuesta, conviértase en un mejor detector de pico negativo con una condición inicial para obtener un arranque instantáneo de un infinito Q (o Q realmente alto en estado estable (consulte la respuesta del filtro en la respuesta vinculada)) oscilador, y también el FET Vt determina la amplitud de salida, por lo que este 0.75V precarga el voltaje límite a Vgs para comenzar con una onda sinusoidal.

Por lo tanto, para reducir el seno de Vout, use un Vt más bajo y una relación más alta de R7/R4. Por el contrario, para un Vout máximo, use un Vt más alto y un R7/R4 = 1 más bajo como en mi caso.

Podría haber simplificado el diseño para incorporar este sesgo, pero opté por no hacerlo.

"Esto no es un detector de picos" es incorrecto. la oscilación negativa polarizada de +CC se detecta como un pico negativo detectado con un diodo para atenuar la retroalimentación negativa y aumentar la ganancia para que se inicie MÁS RÁPIDO, el diodo R = << 100 ohmios, y R4 es probablemente de 10k a 100k para iniciar tan rápido RC el caída lenta en el detector de picos para reducir la distorsión que se asienta en la ganancia unitaria. (JFET tiene Id = Idss con Vgs = 0V que luego conduce pero también introduce una compensación de CC para que la salida se sature (no tan bien) :(

  • los detectores de pico tienen una tasa de caída lenta controlada aquí por R4C3gm donde gm=ΔId/ΔVgs ~ 20m a 50m para algunos

  • la retroalimentación positiva de bucle cerrado debe regularse lentamente a "1.000" dependiendo de la tasa de cambio de compresión del atenuador FET frente a la frecuencia para satisfacer los criterios de oscilación

  • Verá que el DIODO ataca rápidamente para sesgar el JFET ON para reducir el

  • para una simulación interactiva con un potenciómetro, lea mi mejor respuesta

  • Siempre comience con las especificaciones de THD o la cantidad de asimetría de la onda sinusoidal, con niveles de salida Vpp definidos y el tiempo de inicio inverso con Q que define este resonador de alto Q.

  • hay mejores diseños, pero depende de todas sus especificaciones de linealidad, amplitud, ruido de fase y tiempo de inicio, frecuencia y capacidad de control, rangos y tolerancias, y métodos de ajuste.

¿buscó aquí WIEN BRIDGE o Wein (x) ?

Requisito de diseño:

Rf:R2 = 2:1 en estado estable pero cuando 1:1 se iniciará más rápido como un oscilador. Por lo tanto, la tasa de caída del detector de pico negativa dV/dt en la salida en R4 multiplicada por la ganancia gm debe definirse para una baja ganancia a la frecuencia de oscilación, de modo que el resultado sea un seno simétrico con baja distorsión.

Los valores absolutos de Rf, R4 que son demasiado bajos, como 1,10,100 ohmios, son malos para que los amplificadores operacionales impulsen esto (una corriente demasiado alta) y la resistencia Jfet no puede ser tan baja y 1M es casi demasiado alto, entonces, ¿qué sucede si elige valores intermedios? y

¿Cómo cambia gm con Vgs ? es decir, ¿dónde está el máximo? Respuesta: Idss mA se define por Vgs=0V, que produce el máximo de gm, pero se reduce lentamente a medida que aumenta Vgs y luego se reduce bruscamente. La sensibilidad solo necesita un <<1% de control de ganancia y esto es demasiado grande sin atenuadores.

Esto permite una amplia tolerancia pero una salida sinusoidal de oscilación casi completa limitada también por el "margen" necesario para el amplificador operacional (Vout max + Vout min) para tipos BJT frente a CMOS Op AMps que son Rail to Rail.

  • tiempo de inicio vs distorsión armónica THD (diseño inferior al generador de señales comerciales pero barato y sucio)

Por último, no necesitará 0,1 V para un amplificador BJT, ya que este es un oscilador de oscilación de voltaje grande. Pero necesita más unidad de corriente, luego incluya dos transistores como "seguidores de emisores" PNP + NPN a OpAmpout antes de la retroalimentación. (Búsqueda fácil común mostrará cómo)

Después de un ajuste cuidadoso para una baja distorsión y un arranque instantáneo, reducción de la sensibilidad del control de ganancia de amplitud y con resistencias con Vbias 0.75V+/-20% para poner JFET en la condición previa adecuada para un bloqueo rápido al detector de pico, este es el aspecto que debe tener un oscilador sinusoidal excelente como. ingrese la descripción de la imagen aquí

Mi optimización se realizó antes pero se muestra ahora.

Los comentarios no son para una discusión extensa; esta conversación se ha movido a chat .
@clabacchio, ¿alguna vez has visto un Sine WIEN Osc de mejor rendimiento?
Un detector de picos detecta, y retiene, el valor pico de una señal periódica. Sin embargo, en nuestro caso y bajo condiciones de estado estable, la combinación diodo-CR hace que el voltaje a través del capacitor oscile (solo un poco y lentamente) alrededor de un voltaje que está muy por debajo del valor máximo en la salida de los amplificadores operacionales. Esta es una característica deseada y es causada por la carga/descarga continua del capacitor. Cada simulación muestra este efecto.
Un detector de pico simplemente rectifica el voltaje con una capacitancia de almacenamiento y las R en serie y en paralelo afectan el tiempo de subida y bajada. . En este caso se trata de un detector de pico negativo con tensión Thevenin y resistencia debida a R5//R7 * 300pF de tiempo de subida y R7*300pF de tiempo de caída. En mi diseño, este es un tiempo de subida de 10M/10M * 1nF y un tiempo de caída de 10M * 1nF, lo que da un BW mucho más bajo en la tasa de cambio de la transconductancia FET, ya que esta ganancia no requiere una oscilación tan grande en el punto de funcionamiento estable. Sigue siendo un detector de picos negativos para AGC y mi diseño es muy superior debido a este @LvW, ¿de acuerdo?
@clabacchio ¿entiendes o estás de acuerdo? LvW está pensando en un detector de pico y retención que se mantenga durante una relación mucho mayor de tiempo de caída/aumento para almacenar un pico preciso durante más tiempo del que decae. Entonces, hay un aspecto lineal en todos los detectores de picos debido a estas dos constantes de tiempo. TU pensamiento es que es solo para proporciones grandes. Tf>>Tr pero Tr nunca es 0 y Tf nunca es infinito. Son analógicos y sigue siendo un detector de picos. aunque con pérdidas debido a las proporciones de Thevenin. R5/(R5+R7)
Por lo tanto, puede diseñar la amplitud de salida conociendo el Vt para el FET y esta relación en relación con el circuito Z o los Vgs requeridos para atenuar la señal de entrada para un voltaje de salida requerido menor que la saturación. ¿Quieres que te muestre las ecuaciones? ¿O puedes averiguarlo por ti mismo? El resultado de la relación de la frecuencia OSC y AGC BW determina el THD de la onda sinusoidal que en mi caso es un THD muy bajo.
El Vref = 0.75 en mi diseño hace que este Osc se inicie instantáneamente con un seno perfecto.
Sunnyskyguy_ ¿quizás solo una cuestión de terminología? Solo una pregunta simple: ¿está de acuerdo en que el valor medio del voltaje del capacitor (idéntico al voltaje de la puerta que impulsa el FET) es más bajo que el voltaje de salida pico del opamp? Y el factor es la aplicación. R5/(R5+R7). ¿Sí o no?
Dada su única alimentación con Vcc/2 ref. y la impedancia de carga es tan alta que es un rectificador de señal negativa y el pico sería de aproximadamente 0,3 V por encima del pico negativo real. Sin embargo, la tapa es demasiado pequeña y el resultado está horriblemente distorsionado. En mi diseño bipolar, la corriente real del diodo es más baja y, por lo tanto, más cercana a un verdadero detector de picos. pero con un BW cuasi-pico mucho más bajo que 1/2pi*10k 300pf. Llamamos a esto un detector cuasi pico, pero su límite es demasiado pequeño. Hay un estándar para cuasi pico de audio utilizado en todas las pruebas de RFI desde la Segunda Guerra Mundial cuando descubrieron la interferencia de radio de audio.
Su Tau= 3us cuando debería ser 10~100us y el rango es demasiado alto para el control de ganancia y muchos otros parámetros optimizados en mi diseño. ¿Capiche? Creo que estará de acuerdo en que se llama un "detector de cuasi-pico" debido a la configuración de BW del tiempo de subida/bajada para la banda de audio o, en este caso, Fosc
No comenté el diseño (bueno o malo) o la calidad de la señal producida; prefiero concentrarme en el núcleo de mi preocupación: ¿Es el rectificador que se muestra un "detector de picos" o no? Repito: no es porque no "detecte" el pico de la salida de opamps. Por supuesto, no tengo problemas si te gusta llamarlo "detector de cuasi-pico". Pero no debe afirmar que mi oración "Este no es un detector de picos" sería "incorrecta" (como lo hizo en su respuesta detallada). ¿Acordado?
su comentario se puede corregir agregando las palabras que no funcionan bien con los valores de los componentes que se muestran como un detector de pico (y retención). Pero mi visión más amplia de la verdadera definición utilizada por HP desde los primeros días del diseño de Spectrum Analyzer. es que es un detector de pico negativo
Bueno, el diseño en cuestión ciertamente no se comporta como lo que la mayoría de la gente considera como un detector de picos. Sin embargo, la configuración cierta es que solo los valores de los componentes son incorrectos. Por lo tanto, simplemente rectifica las señales negativas con una capacidad de retención insuficiente para la impedancia y la frecuencia involucradas. Ese es el problema. El tiempo de caída de RC en relación con el tiempo de ciclo de la portadora se puede definir mediante la relación BW de la carga del diodo o el producto k=RC*f, que debe ser >20 para un error de almacenamiento del pico <5 %. Sin embargo, todos los QPD están definidos por el tiempo de subida con la serie R y el % de caída para almacenar el pico con el valor R de derivación. entender ?
No sigo ciegamente wikipedia, sin embargo: "¿Qué es un circuito detector de picos? Un detector de picos es una conexión en serie de un diodo y un condensador que emite un voltaje de CC igual al valor máximo de la señal de CA aplicada". Sin embargo, en el caso en discusión, tenemos un rectificador que proporciona un voltaje (ligeramente variable) muy por debajo del pico de CA (si está diseñado correctamente). Más que eso, para el propósito previsto de regulación de amplitud, la capacidad mencionada de variar el voltaje de control de puerta en AMBAS direcciones (y NO mantener el valor máximo) es un requisito importante.
Detector de picos, también conocido como seguidor de envolvente, también conocido como circuito de control AGC, también conocido como rectificador de media onda. No estoy seguro de cuántos detectores de analizador de espectro, detectores AGC o detectores RSSI ha diseñado en su carrera, pero todos usan al menos un diodo, una resistencia y un condensador para seguir la señal por algunos tR, tF y ganancia o pérdida. es decir, definido por algunos parámetros AC + DC, es decir. demodulador de amplitud FWIW @LvW de vuelta a usted ... Que en este caso sugirió mejoras pero no lo suficiente para que un novato lo haga funcionar. Entonces, ¿ya probaste mi diseño simulado en busca de fallas? Si alguna.
Por cierto, la definición de WIki es el clásico diseño simple de lo que esos solo piensan. Seguidor de picos, seguimiento y retención, retención de picos y remuestreo. Me gustó el mezclador de audio con compresor profesional de Sony que muestreaba el pico y ajustaba la ganancia en 1dB de acuerdo con un algoritmo de caída de ataque digital. Hay muchos y la definición en Wiki no se acerca a cubrir una amplia gama de detectores de picos. (alcance limitado) No conozco ningún otro diseño, como mi simulación, que pueda iniciar un oscilador sinusoidal con un Q> 1,000 en el primer ciclo. ¿Tú?
SunnyskyGuy_lo más probable es que toda la discusión no sea demasiado importante; sin embargo, creo que no entendiste el punto. Mi única preocupación es la DEFINICIÓN: te di una. Tienes otro ?? No hablo de mi carrera, analizadores, mezcladores de audio o cualquier otra cosa. Y no hablo de su diseño y del tiempo de puesta en marcha simulado. Mi único punto es (repito): un rectificador que no detecta ni mantiene el pico de un voltaje periódico no debe llamarse "detector de pico". ¡¡Eso es todo!! Sugiero concentrarse en la pregunta principal y no discutir cómo iniciar su oscilador de manera segura.
Una vez más, su definición restringida no describe el detector de picos utilizado en muchas otras aplicaciones, como los analizadores de espectro, que pueden tener un BW de video de 10 MHz a una portadora de 10 MHz, lo que significa que sigue la señal de la portadora como un rectificador con un BW de filtro de retención débil. La solución principal es, por supuesto, un producto BW f más alto del detector de pico o RC f> 10 como sugirió. Así que la detección de picos y la caída lenta es lo que quieres decir. Pero la definición simple asume que eso es lo que cada uno hace, pero no es
Relaciones de componentes del puente Wien estabilizadas por JFET
RespuestasAquíPolítica de privacidad1y, 0v