Realización de compuertas lógicas con transistores: compuerta AND y OR en paralelo, tratando de entender diferentes comportamientos

Estoy tratando de entender y finalmente darme cuenta de una puerta lógica usando transitores. Para construir un sumador de un bit "simple", mi primer paso fue diseñar un circuito que pusiera una puerta AND y una puerta OR en paralelo (como se puede ver a continuación en el circuito 1). El comportamiento deseado es el siguiente:

Observación : NO se supone que este sea el sumador final de 1 bit. Estoy tratando de averiguar todo lo posible por mi cuenta, por lo que le pido amablemente que no haga spoilers sobre cómo proceder con todo el sumador de 1 bit .

1.) Interruptor superior cerrado, interruptor inferior abierto: LED izquierdo apagado, LED derecho encendido.

2.) Interruptor superior abierto, interruptor inferior cerrado: LED izquierdo apagado, LED derecho encendido.

3.) Interruptor superior cerrado, interruptor inferior cerrado: ambos LED encendidos.

Resistencias conectadas a cada emisor

Con el circuito que se muestra arriba se podría lograr este comportamiento , lo cual es bueno. Sin embargo, este es el resultado que obtuve después de varias iteraciones de prueba y error. Uno de mis primeros intentos se puede ver a continuación en el circuito 2. Este no funciona y estoy tratando de entender por qué. Consulte primero mi "circuito de primer intento":

Resistencias adjuntas a cada "camino"

La principal diferencia entre los dos diseños es que los dos resistores de 20k (por interruptor) que estaban configurados en paralelo en el circuito 1 fueron sustituidos por solo UN resistor de 10k (por interruptor) justo en frente de los interruptores. Entonces, la resistencia total en el circuito de control de 5V debería ser la misma en ambos casos, ¿verdad? Sin embargo, el comportamiento es completamente diferente y no entiendo por qué. El comportamiento mostrado por el circuito 2 es el siguiente:

1.) Interruptor superior cerrado, interruptor inferior abierto: LED izquierdo apagado, LED derecho encendido. (¡DE ACUERDO!)

2.) Interruptor superior abierto, interruptor inferior cerrado: ambos LED apagados. (¡¡¡Malo!!!)

3.) Interruptor superior cerrado, interruptor inferior cerrado: LED izquierdo encendido (amortiguado, I = 3,25 mA), LED derecho encendido (brillante, I = 23,48 mA). (¡¡¡Malo!!!)

Supongo que en el caso 2 se abre el transistor inferior de la puerta AND, lo que permite que la corriente base fluya de regreso a GND. Además, supongo que esto conduce a una caída de voltaje, sin dejar suficiente energía para abrir el transistor inferior de la puerta OR. Sin embargo, no entiendo por qué esto es diferente en el circuito 1, donde el voltaje entre la base de la puerta AND y la base de la puerta OR también debería ser el mismo, solo que con una resistencia más alta, ¿verdad? Me encantaría ver a alguien aportando alguna aclaración a este ;-)

Sugerencia: el voltaje no solo cae en los semiconductores.
No estoy 100% seguro de lo que esta pista me señalará a mí también. ¿Le importaría especificar, por favor?
El voltaje cae a través de la resistencia también.
Creo que el "comportamiento deseado" no coincide con lo que obtienes con el Circuito 1: cuando solo uno de los interruptores está cerrado, es el LED derecho el que estará ENCENDIDO
@Vasiliy Zukanov, tienes toda la razón. Gracias, lo arruiné en primer lugar. ¡Lo corregí en el texto de arriba!

Respuestas (1)

En su segundo circuito, tiene los diodos emisores de base de los dos transistores inferiores en paralelo. La división de la corriente entre ambos dependerá en gran medida de pequeñas variaciones entre los dos transistores. Es posible que esto no aparezca en su simulación, pero no es una buena situación.

La situación con los dos transistores superiores es aún peor. El derecho tomará casi toda la corriente, porque el emisor del transistor izquierdo tiene un voltaje ligeramente más alto que el emisor del derecho.

Ese segundo circuito funcionaría bien con los transistores MOSFET; de hecho, es la forma en que los puertos se hacían comúnmente en los días de NMOS (antes de que CMOS se volviera dominante). Los MOSFET son transistores controlados por voltaje, por lo que no surge el problema de cómo se divide la corriente base entre los dos transistores. Los transistores bipolares están controlados por corriente (base), por lo tanto, cada uno necesita una resistencia base separada.

Puede surgir un problema potencial con su primer circuito cuando utiliza su salida para controlar puertas posteriores. Cuando la salida no se reduce completamente por debajo de la Vbe de un transistor (lo que puede suceder en la NAND porque dos Vce están en serie), un transistor subsiguiente aún podría recibir algo de corriente de base. Dos soluciones:

  • agregue (para cada transistor) una resistencia de base a tierra de ~ 100k. esto también haría que el circuito fuera más rápido.

  • evite el circuito de dos transistores en serie, use solo la puerta NOR como bloque de construcción (aún puede obtener una puerta AND a costa de dos transistores adicionales invirtiendo las dos entradas).

Hola @Wouter, gracias por tu respuesta. Entiendo la mayor parte de lo que dijiste anteriormente y ya ayuda mucho. Sin embargo, tengo un problema para entender su declaración "la situación con los dos transistores superiores es aún peor. El derecho tomará casi toda la corriente, porque el emisor del transistor izquierdo tiene un voltaje ligeramente más alto que el emisor del transistor el correcto." - ¿Puedes explicar por qué es esto? ¡Te lo agradecería!
@TheStoepsel: el voltaje solo aumentará tanto como sea necesario para operar el circuito, y para el transistor derecho es Vbe, mientras que para el transistor izquierdo es Vbe + Vce (ya que los dos transistores están en serie). Es por esa razón que el transistor izquierdo no puede saturarse.
¡Probé los MOSFET que describiste anteriormente y funcionan maravillosamente! Sin embargo, me encantaría realizar mi circuito con transistores "tradicionales" (solo con el propósito de aprender). Según entiendo su respuesta anterior, CADA transistor necesita una resistencia dimensionada correctamente frente a su base cuando se instala en paralelo entre sí, de modo que la influencia de las diferencias menores del mundo real entre los transistores tiene menos impacto. ¿Entendí eso correctamente?
Esa es la razón por la que los transistores inferiores necesitan una resistencia de base individual. Para los transistores superiores, la razón adicional es que el emisor de la izquierda tiene un potencial más alto que el de la derecha.
Ok, creo que entiendo esto ahora. ¿Tiene alguna contrapropuesta con respecto a mi diseño que se muestra arriba (aparte de usar MOSFET, que fue una gran aportación para mí) o sugeriría continuar con este?
La suya es una buena base, asumiendo que no necesita que sea rápido, y cada salida maneja solo unas pocas (digamos 10) entradas de transistor. Pero una vez que comprende cómo funciona un puerto lógico, es mucho más fácil pensar y construir en términos de puertos, no en transistores individuales. Tales pasos de abstracción son la esencia del progreso hacia circuitos más complejos.
Eso suena... como buena lógica ;-) Gracias Wouter por tu ayuda. ¡Realmente lo aprecio!
Realización de compuertas lógicas con transistores: compuerta AND y OR en paralelo, tratando de entender diferentes comportamientos
RespuestasAquíPolítica de privacidad1y, 0v