Análisis de circuito - ¿Función de BJT?

Me refiero a la siguiente nota de aplicación de TI. ¿Cuál es el propósito de los transistores Q3 y Q2? ¿Es para apagar el PFET cuando el controlador no lo enciende?

Imagen del circuito

gracias aj

Respuestas (2)

No estoy seguro, pero parece que se usan para apagar Q1 rápidamente. Siga mi razonamiento y vea si tiene sentido para usted.

En primer lugar, debe consultar la hoja de datos del chip controlador BQ2031 . Describe las operaciones del chip y dice que su pin MOD es la salida PWM que permite controlar el ciclo de carga a través (en última instancia) de Q1.

En la página 10 verá la fórmula para la frecuencia de operación, que dependerá del valor de C12 (vea el esquema completo en la nota de la aplicación): 1000pF=1nF establece la frecuencia en 100kHz, es decir, un período de 10us. Esto es importante porque a esa frecuencia C4 puede considerarse un cortocircuito: de hecho, cuando MOD está en BAJO y Q4+Q5 están apagados, C4 se carga a través de R4, la base de Q2, R6 y R21 (entonces llegamos a la salida que está en tierra para el señal): un total de ~40kOhm. Esto hace una constante de tiempo RC de C4 x 40kOhm = ~ 40us, mucho más larga que el período PWM (la descarga sigue un camino diferente, pero la resistencia vista por C4 es similar).

Por lo tanto, podemos considerar a C4 como una abreviatura de la señal PWM. Entonces podemos ver que Q2 y Q3 tienen una función complementaria en relación con Q4+Q5: estos últimos encienden Q1 cambiando su puerta a tierra, mientras que Q2+Q3 apagan Q1 cambiando su puerta a "+" (y descargando su puerta capacitancia rápidamente).

El hecho de que Q2 y Q3 tengan los mismos números de parte que Q5 y ​​Q4 (respectivamente) puede verse como una pista de su acción complementaria.

Gracias por la explicación detallada, ¡estaba en el camino correcto, en su mayor parte! D2 es un Zener de 15V, ¿eso significa que el voltaje mínimo aplicado a la puerta de Q1 sería de 15V? Quiero implementar este cargador en una aplicación que acepte hasta 48 V CC en VIN. La mayoría de los FET solo pueden tolerar +-20 V para puerta a fuente.
De acuerdo con la hoja de datos de MTP23P06V, Vgs está limitado a +-15 V (continuos), por lo que probablemente Zener esté allí para evitar daños en Q1 en caso de algunos picos. El uso de ese circuito hasta 48 V implica probablemente un rediseño general.
Gracias por la ayuda. ¡Parece que tengo que investigar un poco sobre el circuito del controlador de compuerta!

En conjunto, la red de Q2, Q3, Q4, Q5, R4, R6, R7, R8, R22, C4 y D2 son lo que llamaría un circuito de activación de compuerta . El propósito de tal circuito es evidente en su nombre; en este caso, es para conmutar el PFET Q1 controlando la carga y descarga de su capacitancia de puerta-fuente. Tanto Q2/Q3 como Q4/Q5 están cableados como un par Sziklai para lograr una mayor ganancia de corriente. (Cuanto mayor sea la capacidad de fuente y hundimiento de corriente, más rápido podrá cargar y descargar los Cgs del FET).

El par Q4/Q5 actúa para encender el FET (carga Cgs) y Q2/Q3 actúa para apagar el FET (descarga Cgs).

Gracias por señalar el nombre del circuito, eso ciertamente facilita la investigación. ¿Puedes revisar mi comentario en la publicación de @LorenzoDonati con respecto a los voltajes permitidos?
Bueno... Q2/Q3 son en realidad pares Sziklai. Como lo son Q4/Q5, aunque no como un ejemplo topológicamente puro.
Gracias por la corrección, nunca me había encontrado con ese término antes.
Muy interesante, nunca lo había visto antes. ¡Gracias! @gsills
Solo para que conste: "... carga y descarga de su unión puerta-fuente ..." Q1 no es un JFET ni un BJT, sino un MOSFET de canal P, por lo que no tiene unión puerta-fuente. Probablemente quisiste decir " capacitancia " en su lugar.
Análisis de circuito - ¿Función de BJT?
RespuestasAquíPolítica de privacidad1y, 0v