Problema de OrCad: simulación de circuito lógico... salida ambigua
preguntandodev
Después de simular el siguiente circuito lógico (en OrCad), la salida resultante -'y' no está clara. Me parece que todo está bien, pero el resultado es ambiguo.
¿Puede, por favor, explicar cuál es el problema aquí? Gracias de antemano.
El circuito:
El editor de estímulos:
El resultado de la simulación:
Respuestas (1)
preguntandodev
El problema es el elemento 'VCC' .
Tenía la intención de usar 'VCC' para establecer la entrada en el estado lógico permanente '1' , pero esa no es la forma correcta de hacerlo. (Usando el elemento 'VCC', la salida de la simulación, en mi caso y , será dos líneas, una para el estado lógico '1' y la otra para el estado lógico '0' ).
Como ya mencioné en esta publicación , " La parte 'PULLUP_1k' en la biblioteca 'DIG_MISC' proporcionará 'alta permanente a una entrada '".
Entonces, después de haber puesto la parte 'PULLUP_1k' en lugar de 'VCC' , el resultado de la simulación fue correcto.
Circuito lógico digital minimizador (optimizador) con multiplexor (es)
Operación de diseño lógico, ¿una pregunta simple?
¿Simula correctamente una puerta NAND? (Estoy construyendo una computadora en mi computadora)
¿Por qué la salida (en la tabla de verdad) está invertida en un ic 74154 usado como demux?
Un circuito que tiene 2 entradas y 2 salidas.
Efectos de la capacitancia de entrada en el retardo de propagación (con análisis de esfuerzo lógico)
¿Cómo podemos convertir el diagrama de puerta NOR de múltiples entradas en un diagrama de puerta NOR de 2 entradas?
¿Cómo construir un circuito lógico de división? [cerrado]
¿Cómo medir la impedancia de entrada/salida de los amplificadores en una simulación?
Lógica booleana: realización con el uso de solo 4 puertas NAND