¿Por qué un capacitor no se descarga en el mismo ciclo que se carga en un circuito de sujeción?

Según tengo entendido, en un circuito de CA, se supone que un capacitor se carga a medida que aumenta el voltaje, y tan pronto como el voltaje comienza a disminuir, el capacitor comienza a descargarse (ya que será la fuente de mayor voltaje de todos en el circuito para entonces).

Pero en un circuito de sujeción, por ejemplo en el siguiente:Abrazadera negativa

En el medio ciclo positivo, el diodo debe conducir y el capacitor debe cargarse. Pero tan pronto como el voltaje de entrada comience a disminuir de Vm, ¿no debería comenzar a descargarse el capacitor?

Además, dado que el diodo tiene polarización directa, ¿no debería ser cero la salida durante el semiciclo positivo?

Ver mi respuesta actualizada.
Tal vez para ayudar a su comprensión: C bloquea cualquier componente de CC, por lo que lo que ve en la salida no se verá afectado por ningún componente de CC (batería en serie con su Vi). Así que puede imaginar tal compensación de -Vm.
Tengo una pregunta similar a esta donde ni las respuestas ni ningún tutorial que busqué en Google ayudan a entenderlo. Debido al diodo, el capacitor se carga en la polaridad opuesta después del primer ciclo positivo, entonces el voltaje de la señal de entrada y el voltaje del capacitor siempre tendrán polaridad opuesta. La señal de salida debe desplazarse horizontalmente en el tiempo en lugar de verticalmente. Claramente no lo estoy entendiendo correctamente, pero no encuentro ningún recurso para aclarar esto.

Respuestas (4)

El análisis simple de este circuito considera la resistencia interna del diodo, Rd, frente a la resistencia de carga, R1. Esta relación determina la relación de las constantes de tiempo de carga/descarga. El valor de C escala ambas relaciones para lograr los tiempos reales.

carga T1=C * Rd frente a descarga T2=C * R1

Por diseño, la tasa de descarga es lenta al elegir T2 >> 1/f

Debajo del diodo y la carga R se eligen para tener una relación de tiempo de caída a tiempo de subida de 10k/10= 1000.

esquemático

simular este circuito : esquema creado con CircuitLab

Otros detalles

Pero también debemos considerar la resistencia en serie agregada en el bucle de la Fuente, Rs y el Capacitor ESR. En general, las tapas electrónicas de ESR ultrabajas tienen una ESR*C=T<10us y cerámica <<100ns, pero también dependen del tamaño y la clasificación de voltaje, lo que también afecta la frecuencia de autorresonancia de la tapa, lo que normalmente no es un problema en este circuito.

El diodo Rs es la resistencia incremental de Vf a alguna corriente de carga Rs=ΔVf/ΔIf. Sé por experiencia que este Rs suele ser igual o menor que su potencia nominal, por lo que un diodo de 100 mW sería aproximadamente 10 Ω (estadio) y un diodo de 1 W < 1 Ω. Las corrientes máximas más altas pueden reducir esto a Rs=1/4Pd. Esto se aplica a la mayoría de los diodos.

Por lo tanto, el tiempo de carga anterior se convierte en T1=C*(Rs+ESR+Rd)

Pero si R1 se vuelve demasiado grande, entonces las corrientes de fuga de polarización inversa de la tapa y el diodo deben convertirse en una resistencia equivalente, generalmente> 100k, pero nuevamente depende de las especificaciones de la hoja de datos de cada pieza, como los diodos Schottky con fugas más que el silicio pero tienen un Vf más bajo.

No estoy seguro si entiendo esto correctamente. Creo que nos está diciendo que la velocidad de descarga del condensador será mucho más lenta que la velocidad de carga. Aún así, eso no me aclara por qué la forma de onda no cambia cuando el capacitor comienza a descargarse en la mitad positiva del ciclo.
Lo sería, si elige una frecuencia demasiado baja o un valor demasiado bajo de R1C=T que, por diseño, es T >> 1/f
Si eligió valores tales que la tasa de descarga fuera extremadamente lenta, por lo que no afectaría el semiciclo positivo de la forma de onda, ¿no debería afectar también al semiciclo negativo? ¿Me estoy perdiendo de algo?
Así que habrá períodos en los que la forma de onda esté realmente en blanco, ¿verdad? Inicialmente, en este circuito, la forma de onda estará en blanco mientras el capacitor se esté cargando. Tan pronto como se reduce desde Vm, la forma de onda asume la forma fijada. Con el tiempo, el condensador se descarga y esto vuelve a suceder.
El diodo sujeta la entrada positiva mientras carga la tapa al voltaje máximo rápidamente, luego el diodo se apaga y la caída es lenta a medida que la tapa pasa la señal como una salida negativa, con una caída R1C muy lenta. Esta es una abrazadera positiva.

El capacitor se descargará durante el medio ciclo negativo, pero lentamente, con la constante de tiempo determinada por los valores del capacitor y la resistencia. En este circuito, normalmente seleccionaríamos valores de R y C lo suficientemente grandes como para que el capacitor no se descargue significativamente en un ciclo.

No estoy hablando del semiciclo negativo, estoy hablando de la parte decreciente del semiciclo positivo. En el análisis que he estudiado sobre los condensadores en los circuitos de CA, se oponen a los cambios de voltaje. Entonces, ¿no debería el condensador comenzar a descargarse en el medio ciclo positivo?
Lo siento, debería haber dicho "mientras cae el voltaje". Aún así, la constante de tiempo debe ser lo suficientemente larga para que el capacitor no se descargue significativamente.
Ah, entonces se descarga un poco. Estaba confundido porque ningún libro parecía mencionar que se descargaba en el ciclo positivo mismo. Pero entonces, ¿no debería eso causar cambios en la forma de onda de salida, ya que se descarga a través de R?
Usted elige los valores R y C para que cualquier cambio causado por la descarga sea insignificante para su aplicación.
Todavía no soy capaz de entenderlo. Incluso si elegimos una R muy grande, lo que provoca una descarga muy lenta, aún debe haber una caída de voltaje a través de ella, por lo que obtendremos una forma de onda diferente de la predicha, ¿verdad? Además, ¿estaría de acuerdo en que en el medio ciclo positivo, la salida debería ser cero, ya que el circuito estará en cortocircuito?

Actualizar :

Durante el medio ciclo negativo de la señal de CA de entrada, el diodo tiene polarización inversa y, por lo tanto, la señal aparece en la salida. En condiciones de polarización inversa, el diodo no permite que la corriente eléctrica lo atraviese.

Entonces, la corriente de entrada fluye directamente hacia la salida. Cuando comienza el semiciclo negativo, el diodo está en estado no conductor y la carga almacenada en el capacitor se descarga (libera).

Por lo tanto, el voltaje que aparece en la salida es igual a la suma del voltaje almacenado en el capacitor (-Vm) y el voltaje de entrada (-Vm) {Es decir, Vo = -Vm - Vm = -2Vm} que tienen la misma polaridad con entre sí. Como resultado, la señal se desplaza hacia abajo como se muestra en la salida.

Creo que estás hablando del medio ciclo negativo, cuando el capacitor realmente comienza a descargarse y tenemos 2vm como salida. Pero estoy preguntando por el medio ciclo positivo en sí mismo, donde el capacitor debería comenzar a descargarse cuando el voltaje de entrada cae de Vm a cero. ¿Porque se supone que los condensadores se oponen a los cambios de voltaje?
Pero, ¿por qué debería mantener la carga? Debido a que en el instante en que el voltaje de entrada comienza a disminuir, el capacitor debe ser la fuente de voltaje más grande en el circuito. Por lo tanto, debería dar como resultado que la corriente fluya en la dirección opuesta y que el capacitor se descargue a través de R.
Hice otra actualización, verifíquela que debería haber respondido a su pregunta.
Estoy siguiendo la parte negativa del medio ciclo. Pero el problema que tengo es con el semiciclo positivo, en el cual el capacitor debería comenzar a descargarse apenas la onda pasa de Vm a cero, ya que se opone a los cambios de voltaje.
Descarga mira la salida. Sin embargo, su fase se desplaza hacia abajo. Es lo mismo pero la onda en la salida acaba de moverse hacia abajo.
Ah, sí. Simplemente lo entendí después de dibujar el comportamiento en mi cuaderno. ¡Gracias!. Sin embargo, mientras dure la carga, la forma de onda estará en blanco, ¿verdad? Luego, durante un largo período de tiempo, siempre que el capacitor esté cargado, tenemos la forma de onda fija. Luego tenemos una señal en blanco y nuevamente la forma de onda sujeta. Entonces, si hacemos que el período de carga sea extremadamente pequeño, solo podremos ver la forma de onda fija, ya que el tiempo de carga sería insignificante.
No estaría en blanco, estaría disminuyendo, por lo que cuando se descarga, la forma de onda aumenta y cuando se carga, la forma de onda disminuye, como se muestra en la onda de salida. Así que es una onda sinusoidal simple.

Estuve luchando con esta misma pregunta por un tiempo. Lo que planteé y encontré que se alinea con mi hipótesis después de lanzarlo en LTspice es que el capacitor se está descargando en el medio ciclo negativo Y positivo. En el caso de un circuito de sujeción positiva, la única vez que el capacitor se carga es en el valor mínimo de Vin, cuando el voltaje a través del diodo es 0 y la corriente puede fluir a través (diodo ideal, por supuesto). Dado que R sería muy pequeño para esto, el capacitor puede cargarse muy rápidamente y ese pulso de carga es todo lo que se requiere.

La salida de LTspice a continuación muestra la sonda para la corriente a través del diodo en rojo. Podemos ver el aumento continuo de la corriente a medida que el voltaje de salida (voltaje a través del diodo) cae justo por debajo de 0,7 V. El modelo LTspice no tenía un diodo ideal disponible, por lo que ese es el motivo del cambio.ingrese la descripción de la imagen aquí

¿Por qué un capacitor no se descarga en el mismo ciclo que se carga en un circuito de sujeción?
RespuestasAquíPolítica de privacidad1y, 0v