¿Por qué se realiza la coincidencia de longitud con la longitud de seguimiento del reloj como longitud objetivo?

La coincidencia de longitud se realiza principalmente para evitar el sesgo generado entre las líneas de datos paralelas/ancho del bus de datos.

Todas las pautas de diseño de PCB de alta velocidad sugieren realizar una coincidencia de longitud con la longitud de seguimiento del reloj, ya que la longitud objetivo y la tolerancia de longitud de seguimiento de los datos, la dirección y las líneas de comando deben mantenerse con respecto a la señal del reloj. ¿Puedo saber la razón particular de esto?

Según tengo entendido, el reloj aparece continuamente. No habrá ninguna pérdida de datos en el reloj, por lo que es una señal periódica. Los datos considerarán el flanco positivo o el flanco negativo del reloj y aparecerán en la secuencia inicial en la forma de onda de temporización.

Cualquier idea sería muy apreciada.

Solo me preguntaba: ¿está proponiendo hacer coincidir la longitud de las líneas del reloj con datos +- múltiplos de la longitud de onda o está preguntando si puede omitir la coincidencia? Hice el primero y es una mala idea, pero funcionó esa vez, el segundo no puede funcionar con las razones dadas en las respuestas actuales.
También me pregunto: ¿está preguntando por qué uno debería hacer una coincidencia de longitud o por qué se toma el reloj como referencia? Quiero decir, tal vez te preguntes por qué no tomamos una línea de datos aleatoria como referencia, o tal vez solo tenemos una especificación externa sobre la longitud.
@VladimirCravero, pregunto por qué se toma como referencia el reloj, en lugar de líneas de datos aleatorias.

Respuestas (2)

Los datos se envían con respecto a la señal del reloj.

Los datos deben ser estables antes del borde del reloj (tiempo de configuración) y deben ser estables después del borde del reloj (tiempo de espera).

Si el cableado del reloj es demasiado largo en comparación con los datos, el reloj aparecerá demasiado tarde para estar dentro de las especificaciones de tiempo de espera, y si el cableado de datos es demasiado largo en comparación con el reloj, el reloj aparecerá demasiado temprano para estar dentro de las especificaciones de tiempo de configuración.

Cada señal individual se observa en relación con el reloj; es decir, lo que importa para el receptor es "muestrear" todas las señales paralelas exactamente en el momento correcto, +- el sesgo permitido.

Ejemplo: Supongamos que tenemos un bus donde el sesgo permitido es de +-50 ps, ​​de modo que el receptor aún obtiene las señales cerca de su máximo cuando muestrea en el flanco ascendente del reloj.

Ahora, realmente no ayuda si todas las señales tienen +-50 ps entre sí, o digamos, con la primera señal de datos, si data[19] tiene un retraso de +40 ps con respecto a data[0], y data[0 ] tiene un retraso de +20 ps en el reloj, entonces data[19] tiene un retraso de +60 ps en el reloj y simplemente no se muestreará en el momento adecuado.