PMOS y NMOS en corte

Su suposición es correcta: cuando un MOSFET está apagado,$V_{DS}$puede ser cualquier cosa.$^1$Puedes ver esto en N2, donde$V_{DS} = V_{DD}$. Si$V_{in2}$está conectado a tierra, entonces N2$V_{GS} = 0 \mathrm V$independientemente de$V_{DS}$.

La solución también es correcta. La parte complicada es que el voltaje de la fuente de N1 no es fijo. Los voltajes de fuente de P1 y P2 están fijos en$V_{DD}$, y el N2 está fijo en el suelo. Pero solo el voltaje de la puerta de N1 es fijo; los otros dos terminales varían según las condiciones del circuito. Consideremos todas las situaciones posibles para N2.

1. $V_G = V_{in1} = 0 \mathrm V$. Dado que 0V es el voltaje más bajo disponible en el circuito,$V_{GS}$nunca puede ser mayor que cero. Por lo tanto, N1 debe estar apagado. P1 está encendido, entonces$V_D = V_{DD}$.

   • Si N2 está encendido,$V_S = 0 \mathrm V$.
   • Si N2 está apagado,$V_S$flota y se desconoce su voltaje.$^2$

2. $V_G = V_{in1} = V_{DD}$. Ahora es posible que N1 esté encendido.

   • Si N2 está encendido,$V_S = 0 \mathrm V$, lo que significa$V_{GS} = V_{DD}$, por lo que N1 está activado. Como consecuencia,$V_{DS} = 0 \mathrm V$, entonces$V_D = 0 \mathrm V$también.
   • Si N2 está apagado, entonces P2 está encendido y$V_D = V_{DD}$. Pero$V_S$no es fijo, por lo que no sabemos si N1 está activado o desactivado. Pensemos en ambos casos.
   • • Si N1 está encendido,$V_{DS} = 0 \mathrm V$. Esto significa$V_S = V_{DD}$. Pero eso significaría$V_{GS} = V_{DD} - V_{DD} = 0 \mathrm V$, lo que implica que N1 está desactivado. ¡Contradicción! Así que esto no puede estar bien.
   • • Si N1 está apagado,$V_S$está flotando de nuevo. Pero cualquier voltaje por debajo$V_{DD}$Significará$V_{GS} > 0$, que enciende el transistor y eleva$V_S$. Así que el único estado estable es$V_S = V_{DD}$.

A veces, este método de adivinar y verificar es la forma más fácil de resolver un problema, razón por la cual la solución lo usó.

$^1$Solo estoy hablando de DC aquí. Un modelo variable en el tiempo de este circuito incluiría las capacitancias parásitas de los MOSFET.$V_{DS}$también estaría limitada por los diodos del cuerpo. Además, estoy ignorando el voltaje de umbral.

$^2$Nuevamente, el voltaje real estaría limitado por los diodos del cuerpo y la capacitancia parásita. La corriente de fuga también jugaría un papel.

ACTUALIZACIÓN: Hiciste dos preguntas de seguimiento en los comentarios:

Entonces, para aclarar, puedo usar el razonamiento de que debido a que P1 está apagado, id = 0, y esta es la misma corriente que fluye a través de N1, lo que automáticamente significa que N1 está apagado cuando Vin1 = Vdd, ¿verdad?

Esto está mal de dos maneras. Primero, el drenaje de N1 está conectado tanto a P1 como a P2. (Los PMOSFET están en paralelo). Por lo tanto, que P1 esté apagado no implica que la corriente de N1 sea cero. Es cero en este caso, pero eso se debe a N2, no a P1.

En segundo lugar, ¡una corriente de cero no significa que N1 deba estar apagado! ¡En la lógica CMOS, (idealmente) nunca hay corriente continua! Un MOSFET está encendido cuando hay un canal conductor entre el drenaje y la fuente debido al voltaje de la puerta. Esto se llama "inversión de canal".

Además, todavía estoy un poco confundido. Si un mosfet está en corte, ¿es seguro asumir que Vds/Vsd = 0?

No, no es. Cuando el MOSFET está apagado, actúa (idealmente) como un circuito abierto y puede tener cualquier voltaje a través de él. Aquí hay un ejemplo simple:

^{simular este circuito : esquema creado con CircuitLab}

La solución dice algo más sutil: si N1 conduce y N2 no, entonces N1$V_{DS}$eventualmente llegará a cero. Podría ser útil pensar en la capacitancia parásita. Aquí hay un circuito simplificado que muestra lo que quiero decir:

^{simular este circuito}

Imagina que empezamos con$V_{in1}$bajo y$V_{in2}$alto. El condensador está completamente descargado a través de N2. N1$V_{DS} = V_{DD}$. ahora hacemos$V_{in1}$alto y$V_{in2}$bajo. N2 se corta. N1 se enciende y comienza a cargar el condensador. El condensador evita que N1$V_S$de cambiar instantáneamente, por lo que al principio, N1$V_S = 0 \mathrm V$. A medida que se carga el condensador,$V_S$aumenta, lo que reduce$V_{GS}$y$V_{DS}$. Dado que los voltajes de compuerta y drenaje son los mismos,$V_{GS}$llegará a cero (corte total) exactamente al mismo tiempo que$V_{DS}$llega a cero.

El capacitor contiene N1$V_S$en$V_{DD}$. Si se filtra,$V_{GS}$ya no es cero, por lo que N1 se vuelve a encender y recarga el capacitor. Ahora, en la vida real, debe preocuparse por el voltaje de umbral y las corrientes de fuga y el rendimiento de CA y muchas otras cosas complicadas, pero este es un circuito digital simple, así que simplifiquemos hoy. :-)

Debido a la condición Vin1=Vdd, el transistor P1 se puede quitar del circuito porque está apagado. Su corriente es cero, su voltaje de fuente de drenaje puede asumir cualquier valor.

El transistor N1 está encendido. Si el voltaje entre drenaje y fuente es idealmente cero, la corriente de drenaje puede asumir cualquier valor (desde cero hasta el límite dado por el tamaño del dispositivo).

Efectivamente tienes un inversor formado por N2 y P2.

Dado que esta es la lógica CMOS, la corriente solo fluirá durante el cambio a condensadores de carga/descarga. De lo contrario no hay corriente.