Plano GND y vías en una PCB de dos capas

Estoy tratando de construir mi primer diseño de PCB de dos capas usando este esquema de ejemplo:

ingrese la descripción de la imagen aquí

Estoy usando elementos SMD, que colocaría en la capa superior. También crearía un área de ratsnet como GND en la capa superior.

Crearía un área de ratsnet para el pin SW, los pines del inductor de salida y los pines del condensador de refuerzo. En esas áreas, pondría algunas vías y las conectaría con una red de ratas en la capa inferior.

No estoy muy seguro de si esto es correcto hasta ahora o si no entendí bien el ejemplo. Porque entonces no entiendo las 'vías adicionales en el GND' de los capacitores.

Si el área GND debe estar en la capa inferior, ¿qué pasa con el rastro del pin SW?

¿Qué quieres decir con un "área de nido de ratas"? Por lo general, el "nido de ratas" son las líneas que muestra su herramienta CAD para indicar conexiones que aún no se han realizado. No debería quedar ningún ratsnest cuando el diseño esté completo.
@ThePhoton Estoy usando Eagle CAD. Dibujar un polígono y luego usar 'ratsnet'
¿Por qué no ejecutar el seguimiento de cboost a sw debajo del chip?

Respuestas (2)

No estoy muy seguro de si esto es correcto hasta ahora o si no entendí bien el ejemplo. Porque entonces no entiendo las 'vías adicionales en el GND' de los capacitores.

Las vias tienen inductancia, con unos nH cada una (depende del tamaño y esto se puede calcular). Si conecta vías en paralelo, también está conectando en paralelo su inductancia y, por lo tanto, al duplicar las vías, obtiene la mitad de la inductancia. La inductancia parásita crea más pérdidas y reduce los tiempos de subida en las aplicaciones de conmutación, por lo que una disminución de la inductancia es algo bueno. Las vías también tienen una pequeña cantidad de resistencia, por lo que las vías paralelas también disminuyen la resistencia.

Si el área GND debe estar en la capa inferior, ¿qué pasa con el rastro del pin SW?

El rastro del pin SW iría a una de las capas internas o capa inferior si se usa un diseño de 4 capas (SIG-GND-PWR-SIG). Si tiene una acumulación de 4 capas, la capa de tierra probablemente esté en uno de los planos internos (idealmente).

Si está utilizando un diseño de 2 capas, entonces el rastreo SW iría a la capa inferior y GND estaría en la parte superior.

Oh, genial. Gracias. Entonces, las vías en el suelo simplemente se colocan en GND, no están allí para llevar la señal de una capa a otra, ¿verdad? ¿Podría proporcionar un ejemplo de cómo calcular qué tamaño necesito?
Las vías en el plano de tierra (para un tablero de dos capas) irían entre los componentes superiores y la capa de tierra. Para un tablero de 4 capas, vertería una capa de tierra en la capa superior Y haría que las vías fueran a la capa de tierra interna. En lo que respecta al rastro, tiene que ir en una capa diferente a la superior o al suelo para rodear los otros rastros, por lo que necesitará vías allí. (para ir de arriba hacia adentro o hacia abajo para la traza del condensador de refuerzo).
Aquí hay una calculadora a través de circuitcalculator.com/wordpress/2006/03/12/pcb-via-calculator en la mayoría de los pcb, el grosor del revestimiento es de 1 mil
Otra buena cosa que puede hacer es si no está seguro, hay una tabla de evaluación con todas las capas: ti.com/general/docs/lit/…
La escala puede ser un poco diferente, pero podría usar un 0603 o 0805 como regla para calcular distancias y estimar a través de tamaños.

Pondría una capa Gnd en ambos lados donde no haya señal. Conecte las capas con vías llamadas Gnd. Mucha cobertura Gnd, muchas vías. Más Gnd nunca daña nada, y es menos cobre para quitar de la placa chapada en cobre.

Compro tableros de iteadstudio.com regularmente, dejo todo el Gnd que puedo.

Plano GND y vías en una PCB de dos capas
RespuestasAquíPolítica de privacidad1y, 0v