Pico de corriente MOSFET - Convertidor push-pull

Estoy simulando un convertidor push-pull de 150 W en LTSpice como se muestra a continuación:Simulación de empujar y jalar

Estoy viendo las formas de onda después de 200 mS, lo que creo que da lecturas estabilizadas. Veo enormes picos de corriente en los desagües de cada FET:Pico de corriente FET

Estos picos son simétricos en ambos FET, pero cada FET no tiene ningún timbre de voltaje; los desagües se ven perfectos en términos de voltaje. La corriente después del pico es lo que esperaría del sistema actualmente.

No estoy seguro de dónde se origina este pico: el inductor es lo suficientemente alto como para que el sistema esté en CCM, el capacitor de salida no está disparando y la Rcarga es consistente y puramente resistiva. Los diodos son un componente LTSpice con una corriente promedio de 10A y un Vbr de 800V, por lo que no deberían fallar.

En este punto de la simulación, las formas de onda que se están analizando, el ciclo de trabajo es un 22,8 % constante.

Cualquier ayuda es apreciada.

EDITAR El control del ciclo de trabajo son dos señales de control con un mínimo de 20% de tiempo muerto, o alrededor de 2uS. Aquí está el modelo de subcircuito para el transformador. Cada par de bobinas está hecho de este modelo, hay tres en total para simular la operación completa del transformador.subcircuito del transformador

¿Hay un tiempo muerto entre las dos señales de accionamiento de puerta?
No sé si es importante para el circuito... pero aunque D7 y D8 se dibujan con símbolos de Schottky, llaman al modelo Dque es un diodo PN de silicio con todos los parámetros predeterminados. Si necesita un Schottky allí, debe elegir uno de la lista de piezas internas que se adapte a sus necesidades.
No creo que los diodos sean un problema ya que el pico ocurre cuando el FET se enciende y no se apaga. Hay un tiempo muerto considerable entre cada encendido.

Respuestas (2)

Es probable que no tenga ninguna superposición en la unidad de puerta (es decir, necesita un punto en el que VGS sea bajo para AMBOS FET justo antes de alternar los estados).

Otra posibilidad (menos probable) es que el controlador de puerta no sea lo suficientemente fuerte: a medida que el drenaje V sube, se acopla capacitivamente a la puerta del FET 'apagado' y lo enciende nuevamente.

En cualquier caso, si los transformadores son 'ideales' (es decir, sin inductancia de fuga), los FET parecerán ver un cortocircuito y obtendrá picos de corriente.

Además, los MOSFET tardan un tiempo en hacer que Vds disminuya mientras que Vgs cae a cero ( problema similar ). Podría mitigarse con un encendido lento y un apagado rápido.
Hay un tiempo muerto considerable entre cada encendido. Los transformadores son elementos ideales, pero ¿por qué los FET verían un cortocircuito? ¿No vería la etapa de salida como si estuviera conectada a los FET?
@pbandjazz ¿Puede mostrarnos el subcircuito que está utilizando para los transformadores?
OP ha sido editado.

No estoy seguro de dónde se origina este pico:

Verifique todos los nodos al FET, la corriente debe sumar cero. Si no es así, entonces el modelo está creando corrientes (lo he visto antes en modelos defectuosos con fuentes ideales inadecuadas que "crean energía" en lo que debería ser un dispositivo pasivo). También eche un vistazo al modelo de especias de FET y vea si tiene sentido.

Otra cosa es que el modelo probablemente debería tener cierta resistencia e inductancia al trance parasitario. Calcule lo que sería una traza de PCB (o use algo como 10 mΩ y 10 nH).