Comportamiento extraño de simulación IR2110 LTspice
thp9
Obtengo un comportamiento de voltaje extraño en la puerta de mi mosfet de lado alto controlado por IR2110 que está controlado por PWM.
Configuración PWM:
- vinicial = 0
- von = 5v
- Tretraso = 0
- Trise = 7u
- Caída = 7u
- tonelada = 150u
- Tperíodo = 200u
Para la simulación, uso TRTOL = 7 y estoy usando el solucionador "Alternativo", de lo contrario, el paso de tiempo es demasiado pequeño.
Aquí están el esquema y los resultados de la simulación: 
Imagen más grande: http://i.stack.imgur.com/npxEB.png
Imagen más grande: http://i.stack.imgur.com/1CNqv.png
El resultado verde corresponde al voltaje de la puerta mosfet y el azul corresponde a PWM. Como puede ver, el voltaje de la puerta actúa de manera muy extraña.
¿Es este un problema de simulación o esto sucedería en la vida real?
EDITAR : acabo de reducir la resistencia de carga a 10R y el voltaje de la puerta se comporta correctamente en la simulación de 100 ms. Parece que tiene algo que ver con la corriente que fluye a través del mosfet ... Cuando la corriente es más alta, funciona mejor y correctamente.
Respuestas (2)
divergente
En el arranque, su capacitor de arranque C3, C4 debe cargarse a través de D2 a VS y luego R1 a tierra. Si su R1 es demasiado grande, el tiempo de carga será largo. Suponga que R1 = 1k ohmios y C3 = 22uF, luego
Esto provoca alrededor de 50ms 10% ~ 90% de tiempo de subida. Debido a que el suministro del controlador del lado alto en realidad flota en su carga, a medida que aumenta el voltaje del capacitor, la línea de pendiente inferior refleja el cambio de voltaje en la resistencia de su carga.
Cuando cambia la resistencia de carga a 10 ohmios, el tiempo se reduce a aproximadamente 500us.
cabeza calva
Reducir carga 1000R. Es demasiado grande para cargar el condensador en el tiempo suficiente.
LO es una salida. Dejar flotando.
Puerta de la sonda a la fuente de mosfet también.
LTspice: cuando convierto un esquema en un subcircuito, se comporta de manera diferente. ¿Por qué?
LTSpice netlist: trazando Vth vs longitud
¿Cómo determino las capacidades de mosfet (Cgs, Cds, Cgd, ...) en LTSPICE?
LTSpice, modelo TRIAC MAC97A8, error Vgs
¿Cómo diseñar un modelo SPICE a partir de una ficha técnica?
Problema de LTSPICE al intentar ejecutar un modelo de terceros
¿Necesito Linux para SPICE(3) de UCB?
Voltaje de umbral de puerta de la vida real de N-MOS (Vgsth) más bajo que el declarado
¿Cómo rastrear por qué la simulación LTSpice es lenta?
Caída de tensión por inercia del motor de CC