Nuevos conectores de depuración para ARM

Hay una gran confusión en mi cabeza acerca de los conectores de depuración para microprocesadores ARM. Si solo echo un vistazo a esta documentación, hay un par de conectores JTAG mencionados:

  • Cortex JTAG/SWD de 10 pines (normalmente paso de 0,05") que admite depuración JTAG, depuración SW, visor SW

ingrese la descripción de la imagen aquí

  • Cortex JTAG/SWD/ETM de 20 pines (normalmente paso de 0,05") admite depuración JTAG, depuración SW, visor SW, operaciones de rastreo.

ingrese la descripción de la imagen aquí

  • JTAG/SWD tradicional de 20 pines (normalmente paso de 0,10") compatible con depuración JTAG, depuración SW

ingrese la descripción de la imagen aquí

Ahora solo pude encontrar un esquema sobre cómo conectar el JTAG/SWD tradicional de 20 pines al microcontrolador y es este:

ingrese la descripción de la imagen aquí

Para comprender completamente el esquema, también pegaré la sección de potencia. Esto es importante, porque parece que todo el circuito está alimentado por el pin 19 de JTAG, que está conectado al regulador de potencia y luego vuelve a los pines 1, 2, 13 del conector JTAG...

ingrese la descripción de la imagen aquí

¿Alguien tiene algún esquema de los otros dos?

lo mínimo que necesita para un cortex-m y, a menudo, los únicos que necesita son swdio y swdclk. Y una conexión a tierra y el depurador pueden desear tener una referencia de voltaje para saber, digamos, una parte de 1.8 voltios de 3.3v u otra (sepa dónde muestrear swdio y qué tan alto conducir swclk, puede usar su referencia de voltaje posiblemente como vccio). las otras señales son para un depurador y encabezado jtag de brazo universal que cubre más miembros de la familia jtag y swd.
¿Sabe si va a utilizar JTAG o SWIO para la depuración? Ambos son puertos de depuración/prueba, pero algunos chips e IDE ofrecen capacidades diferentes con ellos. Las líneas adicionales en los conectores más grandes (DBGRQ o Tracedata) brindan acceso de depuración adicional, específico del procesador.
Usaré JTAG.

Respuestas (1)

Aquí está el de 10 pines de mi diseño usando SWD y JTAG

ingrese la descripción de la imagen aquí

Un par de puntos:

  1. La línea VCC es solo para decirle a ST Link u otro programador los niveles de IO de la interfaz de depuración.
  2. El pin CLAVE es opcional. se ha cuidado con el tipo de conector que no permite una inserción incorrecta No es una señal, solo una forma de decir que no habrá pin en esa posición, por lo que también podemos usar un conector de bajo costo en la placa sin pokayoke
  3. Terminaciones: mi diseño es para STM MCU, pero se aplica a todas las MCU ARM en general.ingrese la descripción de la imagen aquí

Un ejemplo para 20 pines. Si no se demandan los pasadores de seguimiento, se pueden dejar abiertos

ingrese la descripción de la imagen aquí

porque parece que todo el circuito está alimentado por el pin 19 de JTAG, que está conectado al regulador de potencia y luego vuelve a los pines 1, 2, 13 del conector JTAG...

Pin DBGACK: "Reconocimiento de depuración" (activo alto) es una entrada del depurador para detectar el estado de detención de los procesadores. Esto se usa en el sistema multiprocesador y es posible que el pin en sí no esté disponible en todas las MCU.

Por lo tanto, consulte la fuente JTACVCC . El conector JTAG no está proporcionando eso con seguridad.

Nuevos conectores de depuración para ARM
RespuestasAquíPolítica de privacidad1y, 0v