Necesidad de cadena inversora para disminuir el tiempo de subida y bajada en un comparador

Estaba diseñando un comparador MOS para mi laboratorio y no podía entender cómo una cadena inversora ayuda a aumentar la velocidad de giro en el capacitor de carga. ¿Y por qué una cadena inverter? ¿Por qué un solo inversor grande (alta relación W/L) no puede cumplir este propósito?

El sistema general se parece a lo siguiente con el comparador seguido del inversoringrese la descripción de la imagen aquí

La etapa del inversor se ve así con un inversor que tiene un aumento de W/L en cada etapa por un factor cercano a 2.5ingrese la descripción de la imagen aquí

Si desea una respuesta decente, incluya el esquema de lo que sea que esté hablando.
Culpa mía ! Lo he puesto con más detalles ahora.
El siguiente consejo se ofrece cortésmente antes de que lleguen las personas descorteses :-) :-( : Los esquemas con fondos de colores de alta saturación atraerán las principales quejas de los lectores. Configure el fondo en blanco o elimínelo de alguna manera. La versión que he agregado como un ejemplo sigue siendo muy feo pero mucho más fácil para el ojo y el cerebro. Las etiquetas/texto deben ser más grandes para que las personas con una vista promedio a peor puedan leerlos. Edite/elimine/reemplace el diagrama que agregué como desee, solo allí como ejemplo.
Apague la cuadrícula también, antes de tomar una captura de pantalla. Gracias.
@RussellMcMahon Claro, entiendo. Disculpe las molestias, lo haré así a partir de la próxima.
@transistor Seguro que también lo hará.

Respuestas (1)

Los circuitos en chip a menudo están diseñados para manejar solo cargas muy pequeñas. Para aumentar la fuerza de conducción se necesita un amortiguador.

Agregar un único búfer con una alta relación W/L serviría para ese propósito, pero debido a su tamaño, nuevamente presentaría una carga alta para la primera etapa del comparador y, por lo tanto, limitaría su velocidad.

Se puede demostrar que en lugar de usar un único búfer, una cadena de búferes con W/L creciente da como resultado un circuito más rápido, cuando el tamaño del búfer activado es solo unas pocas veces el tamaño del búfer activador.

Para este llamado búfer cónico , la relación óptima entre dos etapas sería e (~ 2.718 ..), en la práctica, sin embargo, se utilizan relaciones más grandes para mantener el número de etapas más bajo y al mismo tiempo lograr una velocidad decente.

Esto puede sonar tonto, pero déjame preguntarte, ¿cómo aumenta un búfer la fuerza impulsora que no es más que corriente? Entonces, creo que es como un PMOS conectado con la carga (NMOS está apagado) y, por lo tanto, tiene una capacidad de corriente muy alta porque la resistencia "encendida" de PMOS es baja y, por lo tanto, puede suministrar la rotación lo más rápido posible. Y un PMOS más grande con W más grande aumentará el Id ya que W es directamente proporcional al Id en la ecuación de la región del triodo. ¿Es correcto mi entendimiento?
Sí, como escribió, la fuerza impulsora (=cantidad de corriente que puede entregar) es proporcional a W. Pero la capacitancia de entrada del inversor también es proporcional a W. Entonces, un inversor más grande tiene una fuerza impulsora mayor pero también presenta un mayor carga.
¿Seguro y una carga mayor en el sentido de que lleva más tiempo encender y apagar el dispositivo? Entonces, ¿en cada etapa habrá un retraso? ¿Esto no afectaría la velocidad de respuesta también de alguna manera?
Sí, hay un retraso en cada etapa. Pero el retraso general aún se reduce. Se aumenta la velocidad de giro.
Necesidad de cadena inversora para disminuir el tiempo de subida y bajada en un comparador
RespuestasAquíPolítica de privacidad1y, 0v