¿La puerta lógica NAND es perfectamente simétrica?

En otras palabras: si intercambiamos A y B, ¿Q se comportará exactamente igual en el análisis de corriente continua y transitorio?

ingrese la descripción de la imagen aquí

El hecho de que M2 esté referenciado a tierra y M1 no, podría marcar una pequeña diferencia

Respuestas (5)

Habrá una diferencia muy pequeña en ese circuito debido a las diferencias en VGS en la pila N mientras el circuito absorbe corriente durante la conmutación. M1 será marginalmente más lento que M2 bajo algunas condiciones.

Sin embargo, es probable que haya otros factores, por ejemplo, en cómo se presenta el circuito, que tendrán un efecto igualmente grande.

Definir perfecto. Gran parte de lo que hacemos en EE se trata de modelado. El modelo nunca es perfecto y, en la mayoría de los niveles de abstracción, el comportamiento de este circuito se consideraría simétrico. Si permitimos que diferencias muy pequeñas en un circuito que normalmente incluiría decenas de estas puertas nos afecten, nunca lograremos nada.

Depende del entorno.
Tal vez en su circuito anterior y en un FPGA sean iguales, pero en una biblioteca ASIC encuentra diferencias entre las distintas entradas.

He intentado cambiar las entradas intercambiándolas entre sí y obtuve exactamente el mismo resultado, por eso creo que es simétrico. Pero no puedo encontrar un buen razonamiento.
@VahramVoskerchyan Esa es una lógica defectuosa (ow). Considere esto: si creé una NAND que no fuera simétrica, digamos que tuviera diferentes requisitos de voltaje para una de sus entradas, ¿seguiría siendo una NAND?
@CandiedOrange Pero hay puertas lógicas asimétricas. Pseudo NMOS NAND por ejemplo (si no me equivoco) .
Ese es el punto. Es una lógica defectuosa (ow) argumentar que una NAND simétrica significa que todas las NANDS son simétricas.
Ambos transistores PMOS M3 y M4 influirán en la salida a través de su Cgd durante la conmutación. Sin embargo, solo el transistor NMOS M1 puede hacer lo mismo. Entonces, durante el cambio, M1 y M2 influirán en los picos de manera diferente. El umbral de conmutación necesario también será ligeramente diferente. Los vg de ambos transistores no son los mismos aunque A y B tengan el mismo voltaje. Esto se debe a que M2 también necesitará un cierto vds para conducir la corriente.

Como los dispositivos M1 y M2 tienen una configuración diferente, habrá una diferencia entre las entradas A y B.

Sin embargo, es posible que tenga que mirar muy detenidamente para ver los efectos de tiempo o de umbral de esa diferencia.

Cuando diseña una puerta lógica en un sistema, trabaja con las especificaciones máximas, pero espera que se comporte más cerca de lo típico. A menudo hay una variación de 2:1 o incluso 3:1 entre las especificaciones máximas y típicas. Es probable que cualquier diferencia en el rendimiento entre las entradas A y B sea mucho menor que la diferencia entre los tiempos máximo y típico.

Entonces, ¿podemos decir que nuestro circuito es simétrico con algunas variaciones?
No. En términos lógicos, es nominalmente simétrico. En términos analógicos, no está lejos de ser simétrico.

Si le interesa el procesamiento de pulsos de precisión, como en la construcción de FlipFlops de un PFD de baja fluctuación, detector de frecuencia de fase, debe comprender todas las formas en que las cargas lucharán dentro del circuito y permanecerán alojadas para alterar el próximo pulso, para causar variaciones de retardo entre pulsos y, por lo tanto, fluctuación determinista.

Una vez hice un chip con compuertas NAND asimétricas a propósito, para un sumador de acarreo en ondas en el que la velocidad de una entrada necesitaba optimizarse y la otra no tanto.

Así que no, no necesariamente simétrico. Pero por lo general muy cerca de eso.

¿La puerta lógica NAND es perfectamente simétrica?
RespuestasAquíPolítica de privacidad1y, 0v