IC no toma entrada (o alta) como entrada alta y baja como baja en la placa de prueba

La etapa de entrada de un dispositivo TTL actúa como un diodo de polarización inversa . Como tal, cualquier impedancia alta en la etapa de entrada, ya sea debido a la expansión de la zona de agotamiento de la unión BE o debido a un pin completamente desconectado, aparecerá como una entrada alta.

Eche un vistazo al diagrama simplificado de una puerta NAND de wikipedia . Puede ver que una corriente puede fluir desde Vcc a través de la base y el colector del primer transistor hasta la base del segundo transistor y encenderlo.

Este ejemplo muestra una vez más lo importante que es definir los niveles correctamente y conectar las entradas no utilizadas a GND o Vcc. Debido a que las entradas de la lógica TTL regular (no LS) son sensibles a la sobretensión, Texas Instruments recomienda utilizar resistencias pull-up de 1K Ohm que puede usar hasta para 25 entradas. Las entradas de puertas no utilizadas, flip-flops, contadores, etc. deben conectarse a GND.

Con los componentes TTL comunes, las entradas abiertas se pueden suponer bastante confiables como ALTAS, pero al cambiar a LS o incluso a CMOS logik con sus entradas de alta impedancia, seguramente tendrá problemas. El acoplamiento capacitivo y las cargas electrostáticas cambiarán sus bits de forma impredecible.

De la hoja de datos TTL NAND de TI, reproducida a continuación, se puede ver que con las entradas (A,B) tanto altas como flotantes, se permitirá que la corriente fluya hacia la base del controlador del tótem, lo que eventualmente impulsará el salida (Y) baja.

Sin embargo, cuando A o B bajan, la corriente que fluiría hacia la base del controlador del tótem se desvía a tierra, forzando a Y alto.