¿Es posible utilizar un analizador lógico (como este ) para determinar la forma de onda en el pin de salida de DATOS de un módulo de RF ASK/OOK (315/433,92 MHz) de banda ISM, a su vez para decodificar su esquema de codificación. Estoy seguro de que no es Manchester/NRZ. Por 'forma de onda', me refiero a los máximos/mínimos con la duración de cada bit
Tenga en cuenta que esta pregunta es una extensión de mi otro hilo sobre cómo elegir un DSO. Si bien aún podría optar por un DSO, realmente quería comprender a fondo que LA es una opción para mi propósito.
Ahora, para la otra pregunta (posiblemente tonta): ¿funcionará un analizador lógico sin una entrada de reloj? Digamos que en mi caso de decodificación de datos codificados ASK/OOK, no tengo forma de recuperar el reloj, ya que esta es una operación asíncrona.
Extensión de consulta (9 de noviembre de 2011): el patrón codificado de mi codificador RF de destino utiliza 32 ciclos de oscilación para codificar cada bit. Entonces, para 9600 baudios, tengo 307200 muestras/seg. Sin embargo, para una mejor precisión, podría ser bueno usar 3x-5x que muchos no. de muestras (¿este concepto se aplica también a los analizadores lógicos)? Si eso es cierto, entonces para el muestreo 5x, necesitaría 1536000 (~1.5Ms/s), en un solo canal. Por supuesto, este razonamiento para (una especie de sobre) muestreo proviene del mundo DSO, pero no estoy seguro de si también se aplica a los analizadores lógicos.
Hice exactamente eso en un proyecto anterior, no usé el analizador lógico abierto sino el bus pirata que usa el mismo software.
http://s3cu14r.wordpress.com/2011/06/19/basic-rf-sniffing-with-the-bus-pirate/
Usé esto para decodificar el protocolo para otro proyecto que rastreaba datos RKE.
http://hackaday.com/2009/10/03/garage-door-packet-sniffer/
Espero que esto ayude.
Para responder a la parte añadida de su pregunta:
Sí, la frecuencia de muestreo también se aplica a los analizadores lógicos. Obviamente, el estado de la señal se representará con precisión, ya que solo puede ser 0 o 1 (a diferencia de un DSO), pero cuanto mayor sea la frecuencia de muestreo, más precisa será la sincronización.
Por ejemplo, si tiene lo siguiente:
Datos:
__---_-____---____---_-____---____
LA Muestra de reloj:
--__--__--__--__--__--__--__--__--
LA Pantalla:
____----____----____----____----__
Si asumimos que el analizador lógico muestrea en el flanco ascendente del reloj, puede ver cómo puede perder el tiempo un poco o perder un cambio por completo.
Nunca perderá un cambio siempre que la frecuencia de muestreo sea al menos el doble de la frecuencia de datos, pero la sincronización real de los cambios será cada vez menos precisa a medida que se acerque a este punto.
En su caso, el LA al que se conecta se adaptará fácilmente a una frecuencia de alternancia de 300 kHz, ya que está muestreando hasta 200 Msps, lo que le dará una precisión de +/- 5 ns. Dado que los datos solo cambian cada 3,3 us aproximadamente, el analizador lógico será muy preciso ya que puede muestrear 666 veces durante este período.
La tasa de muestreo utilizada para las señales digitales depende de la tasa de datos y del ciclo de trabajo, por ejemplo, supongamos que tiene una señal de datos de 1 khz con un ciclo de trabajo del 50 %, el muestreo a 2 khz o más le dará resultados confiables ya que solo necesita verificar a ambos lados de la transición.
Ahora, si tiene una señal de datos de 1 khz con un ciclo de trabajo del 10 %, necesita muestrear al menos 10 khz para asegurarse de obtener cada parte de la forma de onda. Con señales digitales como estas, la frecuencia de muestreo apenas importa, ya que probablemente solo la configure con una interrupción de todos modos. El único lugar en el que es importante es cuando se usa un analizador lógico y, en este caso, puede usar el modo automático o probarlo un par de veces.
bdutta74
s3c
bdutta74
jon l