Dónde conectar blindaje y ferritas en PCB con planos aislados

Tengo un dispositivo que tiene dos secciones de la PCB completamente aisladas entre sí, pero conectadas por un aislador IC (PN: ????).

Creo que necesito proteger todo el dispositivo para reducir la EMI porque tengo mucha EMI del dispositivo.

El aislador IC transfiere datos y reloj entre las dos secciones aisladas de la placa.

Una sección se conecta a USB y recibe alimentación del host USB.

La otra sección está alimentada por una fuente de alimentación externa y también tiene conectores para algunas señales de entrada externas que son procesadas por un FPGA.

¿Qué debo hacer para reducir la EMI?

Si uso perlas de ferrita, ¿dónde debo agregar las perlas de ferrita? ¿En los aisladores? ¿En los pines que transfieren la señal del reloj, la señal de datos o ambas? ¿O en VCC?

Para este nivel de pregunta, las imágenes y/o los diseños y esquemas de la placa ayudarían. Además, enumere sus fuentes de reloj y muestre también su análisis de espectro. Además, actualizar tu perfil no estaría de más.
¿Qué forma toma el aislador, es decir, es magnético u óptico? Qué frecuencia se está utilizando. ¿Cómo la interferencia causa un problema?
@RolfOstergaard PCB1 tiene conectores para señales de entrada que procesará. Se requiere que esté aislado de la PC.
los circuitos aislados están en la misma placa, pero totalmente aislados. Lo siento por eso.
Traté de aclarar su pregunta revisada.

Respuestas (2)

1) Comprender cuál es la fuente de ruido.

2) Comprender qué es la antena.

3) Comprender cómo llega el ruido a la antena.

4) Haga su arreglo (lo que implica reducir la fuente de ruido y/o destruir la antena y/o reducir el acoplamiento a la antena)

En la mayoría de los casos que he visto, puede hacer que una sola placa sea lo suficientemente silenciosa como para pasar EMI sin tener que recurrir a latas de protección. El truco es una red de distribución de energía silenciosa (PDN) en la placa, que le brinda una impedancia muy baja en un amplio rango de frecuencia. Los valores en el rango de 1-100mOhm son comunes. Use PDNTOOL.COM para verificar.

Siempre que tenga varias placas interconectadas, en la mayoría de los casos he visto que necesita una jaula de Faraday alrededor de todo. El truco aquí es "cortocircuitar" todos los blindajes de cable a la jaula de Faraday justo donde salen. En este contexto, "corto" es para todas las frecuencias de interés (donde tiene problemas para pasar EMI). En su caso con dos secciones aisladas, deberá usar el acoplamiento de CA para todo lo que sale de una sección. Asegúrese de que el cortocircuito de CA sea bueno en las frecuencias que le interesan. Incluso un límite pequeño de 0603 no es bueno por encima de 1-200 MHz.

En la mayoría de los casos que he visto, también se requiere el filtrado de entradas/salidas para frecuencias por encima del rango de frecuencia útil. Esto generalmente se puede lograr usando tapas y resistencias, pero depende de sus tipos de señal.

En cuanto a su idea sobre el uso de perlas de ferrita, asegúrese de comprender cómo funcionan (impedancia frente a frecuencia y tolerancias). No he visto ningún caso en el que fueran necesarios.

Si tiene un caso en el que no puede hacer que la placa única sea lo suficientemente silenciosa, puede usar una lata de blindaje. En este caso, puede hacer que la lata proteja una o ambas secciones del tablero. De cualquier manera, trataría el "área de la lata" como una jaula de Faraday, tal como se explicó anteriormente.

Finalmente, permítanme enfatizar una cosa: entiendan . Si te saltas esto fácil, asegúrate de tener suficiente tiempo :-/

tienes razón. Ya implementé la pendiente, disminuyó el EMI pero aún no es lo suficientemente bueno
Los datos se transfieren de FPGA a PC a través de un cable USB. Las señales de la salida del aislador también tienen una alta velocidad de respuesta. Quiero reducir la fuerza de la EMI en el lado de salida del aislador agregando ferritas en los pines. Ya agregué ferritas en el reloj y pines de datos en el lado de salida y se ve mejor. No estoy seguro de si necesito Vcc y GND también o no.
Gracias por interesarte en este problema. Lo que entendí es que los bordes afilados son las principales fuentes de EMI en los circuitos digitales y se propagan a través del plano de alimentación, el plano de tierra, las líneas de señal y los cables. Usar ferritas en serie con los pines para que las ferritas absorban la energía de alta frecuencia. por ejemplo, ti.com/sc/docs/apps/msp/intrface/usb/emitest.pdf
Sí, creo que sí porque no hay otros caminos para el ruido.
Bueno, esa era mi pregunta. No estoy seguro de la forma en que EMI se propaga dentro de la placa. Puse ferritas en señales y pines de reloj y dio un mejor resultado. Quería estar seguro de si poner ferritas en la alimentación y GND es útil, porque tengo que diseñar la placa nuevamente.
Traté de mejorar la respuesta en función de su pregunta revisada. ¿Eso ayudó?
¿Estás contento con la respuesta? Luego, ciérrelo para que no se quede atascado en el contenedor "sin respuesta".

Este problema depende en cierta medida de lo que esté haciendo con la conexión a tierra del USB. Consulte ¿Cómo conectar el blindaje del conector USB? para una discusión justa y http://forum.allaboutcircuits.com/showthread.php?t=58811 para más.

Si el protector USB no está bajo su control y está conectado a tierra en la placa 2, o si opta por conectarlo a la placa 2 por su cuenta, entonces su elección ya está hecha. No puedes atar el escudo al tablero 1.

Mi elección, en cualquier caso, sería atar el escudo a la placa 2, a través de una perla de ferrita.

¿podría decirme por qué es mejor conectar el escudo a PCB2, no a PCB1?
simplemente no puedo pensar en una razón para hacer flotar un escudo. Lo querría atado a una tierra lo más sólida posible, siempre y cuando no cause bucles de tierra
Pero, no consideraría necesariamente que el ruido de conmutación de reloj y datos sea EMI. Ese tipo de cosas probablemente deberían tratarse en términos de diseño de la placa, en lugar de esperar que un escudo resuelva sus problemas.
Dónde conectar blindaje y ferritas en PCB con planos aislados
RespuestasAquíPolítica de privacidad1y, 0v