Disparar problemas de voltaje de detección de borde

Estoy tratando de hacer que un ESP8266 se despierte a través de un disparador externo. El disparador en este caso es un PIR, que envía una señal alta de más de 2 segundos cuando se detecta movimiento.

Estoy usando un detector de borde para convertir esa señal larga entrante en una señal breve, y luego la invierto a través de un transistor, ya que el ESP necesita tener el pin RST conectado a tierra durante un breve segundo para provocar un arranque.

Esta es la forma más simple del circuito:

ingrese la descripción de la imagen aquí

El problema que tengo es que la caída de voltaje en RST no es lo suficientemente baja. Solía ​​haber una resistencia pull-up en RST cuando jugaba con un NodeMCU, pero ahora con un Wemos D1 mini, la caída de voltaje no era lo suficientemente alta como para activar un arranque.

Con el Wemos conectado al USB y proporcionando energía a todo, el circuito funciona a 3.3v y RST cae a alrededor de 2v en el gatillo, lo cual es suficiente para provocar un arranque la mayor parte del tiempo, pero idealmente quiero que la caída sea aún más baja. ¿Alguna idea sobre eso?

El verdadero problema surge cuando esta configuración está conectada a una batería de 3.7v. Cuando la batería está llena, todo se pone alrededor de 4.2v y se activa, la caída en RST solo se reduce a 2.6v, que no se acerca a lo que se necesita para activar un arranque.

¿Cómo puedo obtener un disparador para causar una mayor caída en RST? Sin embargo, no más, solo una gota más grande. Aumentar C1 a 10uF aumenta la caída, pero el tiempo que lleva es demasiado largo.

Además, a medida que la batería se agota, el voltaje caerá con el tiempo. Necesito una solución que funcione a 4.2v hasta 2.7v (momento en el que probablemente no habrá suficiente energía para iniciar el ESP de todos modos).

En caso de que sea relevante, Q2 es un 2N222.

¿Puedes mostrar la impedancia de la fuente y la señal? Utilice un inversor CMOS en su lugar.
O defina el número de pieza PIR
El PIR es un AM312 ( banggood.com/… )
AM312 puede proporcionar niveles lógicos iguales a Vdd y Vss, pero la salida de corriente máxima es de 10 mA. Por lo tanto, la detección de bordes se puede realizar mediante una puerta lógica de bajo nivel y un retardo de tiempo como FF Clk y FF Reset retrasado en 1 mA o entrada retrasada 1 ms invertida Y entrada = 1 ms de pulso
Su carga pullup parece ser demasiado. ¿Qué es? La impedancia se puede aumentar a 100k para que el colector pueda bajar a 0.5V C1 se puede reducir a 10ms o 10nF
Probé un límite de 0.1uF, pero eso no ayudó. Tuve que reconstruir el circuito después de probar el mosfet, y ahora funciona. Ojalá supiera por qué ahora y no antes.
La respuesta está en las relaciones de impedancia. ¿Se puede restablecer con 10k a tierra? si no cual es el voltaje? El transistor debería reducir la impedancia aumentando la corriente de borde >> 10x

Respuestas (1)

esquemático

simular este circuito : esquema creado con CircuitLab

Reemplace Q2 con un MOSFET de modo de mejora de canal N con una resistencia de "encendido" baja y un voltaje de umbral de puerta de alrededor de un voltio. Esto te llevará hasta el suelo.

Probé un mosfet RFP30N06LE (el único canal n que tengo por ahí) y no pasa nada con eso :-(
Bastante buena elección por parte. ¿Lo instalaste como se muestra? ¿Cuál es el tiempo de subida en su borde?
Sí, así es como lo instalé. RST está leyendo 3.8v y cuando se activa el PIR, tengo suerte de bajar a 3.7v. Con el 2N222 al menos me sumerjo a 2.6v. Nada más en el circuito ha cambiado.
¿Cuál es el voltaje máximo de puerta?
Parece llegar a 1.7v - 1.99v
RFP30N06LE tiene un VGS (th) máximo de 2 voltios y definen VGS (th) como el lugar donde obtiene 250 ua de corriente de drenaje, por lo que está justo en el límite. Necesitaría uno que tenga un VGS (th) más bajo. Si desea usar piezas disponibles, puede intentar intercambiar el emisor y el colector en el 2n2222. La beta es mucho más baja en este modo, pero el voltaje VCE (sat) también será más bajo. Solíamos hacer esto para volcar circuitos de muestreo y retención en los días previos a FET.