Diseño de PCB: ¿estoy haciendo correctamente las redes eléctricas locales?

Estoy trabajando en una placa de 4 capas que integra tres microcontroladores ARM de 48 MHz y un "módulo Bluetooth", junto con algunas otras características y partes de soporte que no son tan relevantes para esta pregunta.

Mi acumulación es la siguiente:

  • señales y la mayoría de los pads
  • TIERRA
  • fuerza
  • señales y algunos pads

Mi plano GND es sólido, pero he dividido el plano de alimentación para proporcionar redes de alimentación locales de 3,3 V para algunos de los circuitos integrados. Cada uno de los 3 MCU tiene su propia área Vdd debajo, así como un área AVdd alimentada desde el Vcc local a través de una perla de ferrita (según la hoja de datos de la MCU). El módulo BT tiene su propio Vdd digital. Las señales de audio estéreo diferenciales salen del módulo BT y se amplifican en señales de un solo extremo para su salida (al sistema de audio de un automóvil). Este amplificador tiene su propia fuente de alimentación local debajo.

Cada una de las redes locales de 3,3 V está conectada mediante un inductor de 10 uH a la red "principal" de 3,3 V, que contiene un regulador lineal. Esto es lo que dice la hoja de datos de los MCU, pero también lo he aplicado al módulo bluetooth y al amplificador analógico. Cada red local tiene un límite de derivación a granel de 47 uF, junto con suficientes límites de derivación de 100 nF cerca de los pines de alimentación del IC. La hoja de datos de la MCU también exige límites de 10 uF, por lo que también los he incluido. ¿Se consideraría esta aplicación del plano de potencia dividido, el inductor y la tapa a granel como un enfoque de mejores prácticas para contener el ruido de conmutación de las MCU?

Ningún rastro cruza los espacios del plano de potencia en la capa inferior, pero muchos cruzan en la parte superior, el más rápido de los cuales transporta señales que pueden cambiar a 2 MHz. Tengo entendido que la corriente de retorno de los rastros que se ejecutan en la parte superior fluirá en el plano GND, que es sólido. Mi conclusión es que cruzar las divisiones de energía en la parte superior está bien, pero mi conocimiento de EMC es irregular, por lo que no estoy 100% seguro; siempre parece haber algo de lo que no soy consciente. ¿Estoy en lo correcto en este sentido?

Aquí hay una captura de pantalla de KiCAD que muestra parte del plano de potencia:avión de potencia dividida

Anexo: como dije en la publicación original, las huellas en la capa posterior, que está adyacente al plano de potencia dividido, nunca cruzan los espacios en el plano de potencia, pero muchas huellas en el frente sí, como se muestra a continuación (los vertidos de potencia son de color rosa , las trazas se colorean de rojo y el plano GND se colorea de amarillo):cruzando el plano de potencia dividida en el lado no adyacente corriendo paralelo al plano de potencia dividida en el lado no adyacente

¿Qué tan bueno eres para mantener los rastros alejados de las divisiones de aviones?
En la capa posterior, que está adyacente al plano de potencia dividido, he mantenido cada rastro a una distancia mínima de 24 milésimas de la división y, por supuesto, los rastros nunca cruzan la división en la parte posterior. En el frente, hay muchos lugares donde las huellas se cruzan o corren paralelas y por encima de la división entre los planos. Actualizaré mi publicación original con una imagen de cómo las huellas en el frente cruzan las divisiones.
Hay un artículo útil sobre esto de Henry Ott aquí hottconsultants.com/pdf_files/june2001pcd_mixedsignal.pdf También recomendaría su libro Ingeniería de compatibilidad electromagnética
Estoy familiarizado con los artículos de Ott y planeaba leer su libro. En realidad no he visto ese artículo de él en particular, pero he escuchado sus explicaciones antes; siempre es bastante convincente en sus razonamientos. Desafortunadamente, el artículo no dice mucho sobre la división del plano de potencia, aparte de que está bien hacerlo siempre que no se ejecuten rastros a través de la división. Esperaba algo que entrara en un poco más de detalle sobre cómo dividir el poder como lo hice. Supongo que la conclusión es que mi diseño es correcto en este sentido, pero esperaba algo más de seguridad.
Sin embargo, su diseño cruza rastros a través de divisiones; entiendo que esto no es ideal.
Sí, pero las trazas no están en un lado adyacente al plano de división; están en el frente que es adyacente al plano GND sólido. Aparentemente, esto está sancionado por Ott en el artículo que vinculó: "todos los rastros que cruzan el plano de potencia dividida deben estar en una capa adyacente al plano de tierra sólida". Supongo que esa es la respuesta que estaba buscando, pero esperaba que alguien pudiera discutir si hay algún inconveniente en hacerlo de esa manera o brindar más tranquilidad.
Lo siento, mi malentendido (¡no había sido minucioso en mi lectura!). Sí, por lo que he vuelto a leer y el artículo, creo que tiene razón (y el diseño está dentro de las mejores prácticas).
De su artículo: "todos los rastros que cruzan el plano de potencia dividida deben estar en una capa adyacente al plano de tierra sólida". Esto se expresa mejor como "todas las trazas (sensibles) deben tener un plano de referencia continuo". Si siempre están referenciados al plano de tierra, está bien; si estaban referenciados al plano de potencia y cruzan una división, es posible que deba usar condensadores de unión.
Mi 2c con falta de referencias pero cierta experiencia: Dividir el plano de potencia es arriesgado. Sí, si se hace correctamente, te permite contener el ruido. Pero si se hace incorrectamente, puede estallarle en la cara y dar como resultado una tabla poco confiable. ¿Cuándo valen los beneficios los riesgos? Solo cuando los necesites. Si tiene una antena muy sensible cerca (Bluetooth no cuenta) o espera tener algunos problemas para pasar las pruebas de emisiones reglamentarias (algo que esta pequeña y de baja potencia no debería), entonces necesita los beneficios. El resto del tiempo no vale la pena el riesgo o la complejidad.
Estaría un poco nervioso por la conexión a través de un inductor de 10uH (en contraste con una perla de ferrita con pérdida). Ahora tiene un circuito LC de alto Q alimentando su carga, y cualquier transitorio de carga/línea (especialmente cerca de la frecuencia resonante) puede causar mucho zumbido, potencialmente mucho más alto que el voltaje abs max de la carga. Podría ser recomendable, pero también podría ser una mala idea ;) Las tapas laterales de carga deberían ayudar, pero estaría atento a lo que sucede durante la operación.
Gracias, Juan, por tu comentario. Creo que haré una publicación separada preguntando sobre la pregunta que ha planteado, enmarcada en el contexto del diseño del filtro de potencia.
Sin embargo, ¿no es básicamente una mala idea usar una perla de ferrita para filtrar la energía de una MCU, incluso si tiene mucha capacitancia en el lado de la MCU?
@ZaneKaminski: ¿dónde escuchó que usar una perla de ferrita para filtrar la energía de los componentes digitales es una mala idea?

Respuestas (1)

Su diseño se ve bien. A 2 MHz, no debería haber mucho de qué preocuparse. Mi única sugerencia, si aún no lo ha hecho, es priorizar sus señales más críticas (probablemente analógicas e I2C/SPI) para su capa superior acoplada a tierra.

A frecuencias más altas (esto incluye velocidades de respuesta rápidas críticas), esta topología no sería ideal. En ese caso, eliminaríamos las islas de energía locales y, si no es posible, las acoplaríamos CA con límites de 100 nF.

Diseño de PCB: ¿estoy haciendo correctamente las redes eléctricas locales?
RespuestasAquíPolítica de privacidad1y, 0v