Ruta de retorno de corriente real

La teoría dice que la ruta de retorno actual a alta frecuencia está en el plano de referencia justo debajo (o arriba) de la traza de la señal.

Sé que es verdad y siempre he asumido que lo era, pero me gustaría entenderlo bien.

Mi problema es que puede ser un plano de potencia o tierra para el plano de referencia.

Si usamos un stackup de 6 capas:

Señal

plano de tierra

Señal

Señal

Avión PWR

Señal

Si tomamos el ejemplo de dos dispositivos U3 y U4 en la capa inferior (referidos a un plan de energía Vdd), con U3 que tiene un pin Tx conectado a un pin Rx en U4: cuando U3 emite un 1, la corriente va:

Power Vdd=>U3 Vdd pin=>U3 Tx pin=> U4 Rx Pin=> U4 Vss Pin=> y luego?

¿Cómo pasa la corriente del pin U4 Vss al plan de energía Vdd? ¿Condensador? Porque no hay conexión como se puede ver en la imagen/

Además, ¿por qué la corriente no fluye hacia el plan GND? ¿Es la inductancia creada al ir al Plan GND mucho más grande que la creada al ir al Plan Vdd?

Ahora, si tomamos el mismo ejemplo pero en la capa superior (referenciada a un plano de tierra):

Cuando U1 emite un 0, tengo razón al asumir que la corriente va:

Power Gnd=>U1 Vss pin=>U1 Tx pin=> U2 Rx Pin=> U2 VddPin=> ¿una y otra vez?

¿Cómo pasa la corriente del pin U2 Vdd al plan de energía Gnd? ¿Condensador?

Además, ¿por qué la corriente no fluye hacia el plan Vdd? ¿Es la inductancia creada al ir al Plan Vdd mucho más grande que la creada al ir al Plan Vdd?

Otra pregunta relacionada con la respuesta es, ¿qué pasa si el plano de potencia de referencia no es del mismo voltaje que el voltaje de potencia U1 y U2? ¿Sigue funcionando como un plano de referencia de potencia?

Editar: aquí hay un dibujo de la pila y los componentes de los que estoy hablando para aclarar:ingrese la descripción de la imagen aquí

Dibuja una imagen; no utilice palabras ambiguas.
Sí por favor hazlo. Empecé a leer esto y me di por vencido a mitad de camino. Pregunta potencialmente interesante con respuestas potencialmente interesantes, pero incomprensible como es ahora.
Lo hice, ¿es mejor?

Respuestas (1)

La teoría dice que la ruta de retorno actual a alta frecuencia está en el plano de referencia justo debajo (o arriba) de la traza de la señal. Sé que es verdad y siempre he asumido que lo era, pero me gustaría entenderlo bien.

Hay demasiadas palabras ambiguas que describen sus escenarios, así que haga un dibujo pero, mientras tanto, considere lo que sucede cuando tiene una corriente de retorno de CC en un plano de tierra: -

ingrese la descripción de la imagen aquí

La ruta tomada por la CC es la ruta de menor resistencia, por lo tanto, la CC favorece la ruta directa de la vía 1 a la vía 2. Para la CA , debe considerar que la ruta para una corriente de retorno es tanto la ruta de menor resistencia Y la ruta de menos resistencia reactiva. El camino de menor reactancia es el camino de menor inductancia: -ingrese la descripción de la imagen aquí

Entonces, para minimizar el bucle inductivo (y la impedancia que podría presentar), la corriente alterna tomará el camino de menor inductancia y está directamente debajo del rastro superior que transporta la corriente directa.

Fuente de imagen

Agregué un dibujo para aclarar. Pero entiendo la teoría de que la corriente pasa por el camino con la inductancia más pequeña. La pregunta es cómo salta del pin Vss al plano PWR porque tiene que pasar por algún lado. ¿Qué tan grande es el bucle para ir al plano GND en comparación con este salto por no sé dónde?
Todos los chips deben tener conexiones GND y Vcc a planos de tierra y planos de alimentación. Su diagrama no parece mostrar eso. Todos los chips en una situación como esta deberían tener desacopladores de suministro. Su diagrama no parece mostrar esto. GP y PP están acoplados capacitivamente de forma natural más, agregue todos los desacopladores y PP y GP comparten corrientes de señal de CA (independientemente de las diferencias de voltaje de CC).
Obviamente, tienen ambas conexiones GND y Vcc, pero la corriente en U4 fluye desde Rx al pin GND, no al pin Vdd. Y la segunda parte es exactamente mi pregunta, ¿la ruta actual por el condensador de desacoplamiento? Porque si lo hace, significa que la inductancia del condensador es menor que la inductancia del bucle creado si vas al plano GND
¿Quieres decir "la impedancia del condensador"?
Sí, mi problema es que si desde el pin Vss pasa por el capacitor y luego al plano PWR, significa que la (impedancia del capacitor + impedancia del bucle creado en el plano PWR) <impedancia del bucle creado al ir directamente a el plano GND
Ruta de retorno de corriente real
RespuestasAquíPolítica de privacidad1y, 0v