Estoy diseñando un amplificador operacional de dos etapas en tecnología CMOS. Después de dimensionar todos los transistores y verificaciones preliminares, quería determinar el voltaje de compensación de entrada de mi circuito, y al navegar por muchas páginas con preguntas similares, en realidad no encontré una respuesta que me aclarara las cosas.
En primer lugar, la mayoría de las respuestas en ese tema asumen que al aplicar solo un voltaje común a ambas entradas, la salida del amplificador operacional sería 0, lo que básicamente no es cierto, ya que siempre habrá algo de voltaje de salida común. Y este voltaje de salida común ya se ve afectado por el voltaje de compensación de entrada.
Y aquí es donde no puedo manejar este problema. Creo que la aplicación de cualquier divisor de resistencia, etc., no podría funcionar, ya que cualquier resultado obtenido será inútil sin el conocimiento sobre el voltaje de salida común. Eso me parece un círculo vicioso.
¿Debería simplemente hacer picante .op para que el V GS del par de entrada sea igual, o hay una mejor manera de simular el valor de compensación?
Cuando se trata de amplificadores operacionales del mundo real, hay dos parámetros principales de compensación: error de compensación de entrada y error de compensación de salida. Generalmente, estos se combinan en un solo parámetro porque son difíciles o imposibles de separar en la práctica. Por lo tanto, rara vez leerá sobre el error de compensación de salida, aunque es una métrica real del diseño. En su lugar, los errores de compensación de salida y compensación de entrada se combinan en una característica, y se denomina "error de compensación de entrada".
¿Cómo medir el error de compensación de entrada? (es decir, el total de errores de compensación de entrada y salida como se explicó anteriormente). La forma más fácil y práctica es configurar el amplificador operacional como un búfer de ganancia unitaria (conectar la salida a la entrada menos). Aplique un voltaje, dentro del rango de modo común del amplificador operacional, a la entrada positiva (es decir, no inversora). La diferencia entre el voltaje de prueba aplicado y el voltaje de salida es casi totalmente atribuible al error de compensación de entrada del amplificador.
Puede conectar un conjunto DVM a su rango más bajo entre la salida y la entrada NI y leer el valor de voltaje de compensación de entrada real directamente, asumiendo que tiene un DVM lo suficientemente sensible. Varíe el voltaje de prueba en el rango de entrada de modo común para encontrar el peor de los casos.
No soy un tipo de SPICE, pero espero que puedas hacer lo mismo en un modelo SPICE.
El enfoque común para especificar el valor de compensación del opamp es definir cuáles deberían ser los valores de entrada de Vin cuando Vout es igual a VDD/2. Por ejemplo, cuando VDD = 3,3 V, se desea que la salida sea VDD/2 = 1,65 V para que la señal de salida tenga un giro completo. Los voltajes de entrada también suelen ser iguales a VDD/2. Por lo tanto, establece Vin+ y Vin- en 1,65 V y realiza un análisis de .dc donde se barre Vin+ para encontrar su valor de modo que Vout sea igual a 1,65 V.
Me sorprende, como dijiste, que no hayas encontrado la respuesta a esas preguntas en los libros. La posición que tengo a mano es https://payhip.com/b/5Srt y el problema de la compensación se describe en la versión, lamentablemente pagada, del libro, cap. 1.2:
Pero realmente debería poder encontrarlo en otros libros como Razavi o Baker, consulte: http://www.designers-guide.org/Books/ .
La configuración del seguidor de voltaje (búfer de ganancia unitaria) está bien para probar el voltaje de compensación, pero también se puede usar el siguiente banco de pruebas:
Como última palabra, tu diseño está bien. Es un opamp clásico de clase A de 2 etapas. Se utiliza muy a menudo en el diseño de circuitos integrados analógicos. El valor de compensación se puede definir para cualquier arquitectura opamp de un solo extremo o diferencial. Para su arquitectura, puede considerar agregar una resistencia de anulación cero (consulte la Fig. 3.2 de https://payhip.com/b/5Srt . Haga clic en el botón Vista previa ; está en la versión gratuita) para lograr un mejor margen de fase.
Las compensaciones son el resultado de errores de escala en la fabricación de los MOSFET, y la variación de fabricación no es un parámetro de SPICE. Lo que puede hacer es usar modelos de dispositivos con alguna variación aleatoria en el voltaje de umbral Vth, y quizás en la longitud del canal, para imitar las variaciones esperadas. No existe un "valor de compensación" simple, sino que una variabilidad esperada en la compensación dará lugar a una distribución de valores que se agrupan alrededor de '0'; la variable importante es el ancho de la distribución (o, de alguna caja que encierra la distribución y cuyas paredes laterales son especificaciones del 'peor caso').
Esto requiere que algunas características conocidas de la fabricación se prueben con sus modelos (cuando las desviaciones observadas en los artículos fabricados coinciden con el modelo, sus variaciones aleatorias insertadas son de la magnitud correcta). Entonces, el enfoque más simple es hacer un par de docenas de modelos MOSFET, con una distribución de desviaciones en Vth.
Una curva de campana "normal" es similar a las filas de un Triángulo de Pascal. Tome la quinta fila del triángulo de Pascal: 1, 5, 10, 10, 5, 1, entonces 32 modelos igualmente probables, uno en Vth0= 1V -5d, cinco en 1V -3d, diez en 1-1d, diez en 1+ 1d, cinco en 1+ 3d y uno en 1 + 5d.
Luego, ejecute SPICE para hacer una predicción de compensación con cada transistor dado un modelo aleatorio del conjunto de 32. Repita eso unos cientos de veces y observe las compensaciones que resultan (tal vez pueda descartar la más alta y la más baja). Simplemente conecte la entrada (+) a GND, y el seguidor de voltaje proporciona la compensación como voltaje de CC de salida.
Tal vez, también, puede variar solo los transistores de detección de entrada, porque esos tienen el efecto más grande.
Me gustaría brindar información adicional a la respuesta de FiddOhm, que creo que es la más cercana a la respuesta que deseaba (aproximar el voltaje de compensación de entrada a través de la configuración de ganancia unitaria).
Las compensaciones de entrada debido a la salida distinta de cero (o simplemente una entrada que no es igual al voltaje de salida para entradas cero) tenderán a ser pequeñas a medida que aumenta la ganancia de CC.
El factor más importante para el voltaje de compensación de entrada es la coincidencia de los transistores de entrada del par diferencial. Para encontrar el peor de los casos, a menudo puede encontrar distribuciones en los parámetros del transistor en la hoja de datos del fabricante (distribuciones para parámetros como , , , etc.). Sin embargo, suelen ser una distribución entre varios chips, no errores entre transistores cercanos entre sí. Puede modelar esto con resultados (generalmente muy malos) dando a los dos transistores de entrada una W y/o L diferente dependiendo de estas distribuciones.
En realidad, puede hacerlo mejor que en el peor de los casos si se adhiere a las reglas de diseño para hacer coincidir los transistores. Y es por eso que se vuelve complicado: depende en gran medida del diseño . Spice siempre asumirá un diseño perfecto . Por lo general, al menos aumenta los tamaños de los transistores (el efecto de en será relativamente más grande que en ). Se pueden realizar mejoras adicionales utilizando diseños idénticos, dedos alternos, diseño de centroide, etc. Cada uno produce mejores resultados que el anterior.
analogsystemsrf
usuario105652
Nedvved
τεκ
usuario105652
Tony Estuardo EE75
Tako
Tako
Tako