Para este amplificador operacional de dos etapas, ¿cómo dividiría la ganancia para la primera y la segunda etapa?
Por ejemplo, la ganancia objetivo es 2000 V/V, entonces tendría muchas opciones para dividir la ganancia como 45/45 , 30/70 , 70/30 , etc.
Entonces, ¿cómo determina la ganancia para la primera y la segunda etapa?
Debido a que muchas personas pidieron más detalles, daré especificaciones como ejemplo. EDITAR: estoy hablando de ganancia de CC de bucle abierto y esto es para el diseño de circuitos integrados. Si alguien está confundido, aquí hay un ejemplo de diseño. La página 2/5 tiene una tabla de especificaciones con ganancia de bucle abierto. https://aip.scitation.org/doi/pdf/10.1063/1.5142132
Diseñaría la etapa de entrada para la funcionalidad que daría como resultado una transconductancia (I/V) de la etapa de entrada de lo que fuera y luego compensaría el amplificador seleccionando el tamaño del capacitor de compensación para obtener un margen de fase adecuado. El tamaño del condensador de compensación, Cc, normalmente establecería la transimpedancia (V/I) de la segunda etapa.
Entonces, la ganancia de la primera etapa sería lo que resultó ser después de ser diseñada (reducida por la degeneración del emisor del par de entrada) y luego establecer la ganancia de la segunda etapa eligiendo el valor del condensador de compensación para dar un margen de fase adecuado.
La ganancia de bucle abierto es la transconductancia de la primera etapa multiplicada por la transimpedancia de la segunda etapa y esto se multiplica por la fracción de retroalimentación para dar la ganancia de bucle y el condensador de compensación se elige para hacer que la fase de bucle sea un poco menos de 360 grados. cuando la ganancia del bucle es la unidad.
EDITAR
Creo que estás viendo las cosas desde la perspectiva equivocada. El último amplificador que diseñé (un amplificador de potencia), ni siquiera consideré cuál sería la ganancia de CC, nunca he medido la ganancia de CC de ese amplificador y, por lo tanto, incluso ahora no tengo idea de su valor real. Es mucho más importante considerar lo que sucede en el extremo de alta frecuencia, la selección del condensador de compensación para garantizar que haya un margen de fase adecuado. Un diseñador generalmente estaría más preocupado por el extremo de alta frecuencia al diseñar un amplificador. Por lo tanto, definitivamente no procedería decidiendo una ganancia de CC y luego tratando de dividirla entre las dos etapas de una manera particular. Diseñaría las tres etapas para tratar de crear un amplificador con baja distorsión y la ganancia de CC de cada etapa sería la que resulte ser. Lo importante entonces sería compensar el amplificador para garantizar la estabilidad en bucle cerrado. Lo que sucede en el extremo de baja frecuencia es bastante irrelevante.
Habiendo dicho todo eso, al diseñar un amplificador operacional de precisión, se requiere que la ganancia de CC sea muy alta, pero incluso entonces esperaría que un diseñador probablemente intente maximizar la ganancia de CC de cada etapa en lugar de decidirse por una ganancia general de bucle abierto y luego tratando de decidir cómo dividirlo entre las dos etapas.
En un amplificador bjt, la ganancia de la primera etapa es proporcional a la corriente de cola en el amplificador diferencial y se reduce al aumentar la degeneración del emisor del par de entrada. En la segunda etapa, la ganancia de cd es proporcional a beta ya Rc.
Al observar toda la información que proporcionó, interpreto su pregunta más en la línea de "¿cuál es el enfoque óptimo para asignar la ganancia a cada etapa en un amplificador operacional compensado por Miller de 2 etapas?" La principal restricción que da es la ganancia general, que en el ejemplo que da es 2000.
Creé tres redes diferentes para mostrar un resultado empírico (simulado) de dividir la ganancia de 2 etapas, usando 3 asignaciones diferentes. Cada red se puede realizar utilizando la entrada pmos de 2 etapas (diferencial), la arquitectura de salida nmos (fuente común) que compartió y los resultados deberían ser comparables. Las comparaciones también seguirán. Cada etapa utiliza la compensación de retroalimentación capacitiva típica de Miller en la segunda a la primera etapa. Y la compensación de resistencia cero se establece en la etapa de salida de 1/g, como es común. Las capacitancias parásitas se establecieron asimétricamente para ofrecer una mejor comparación, que no depende de que los parásitos tengan el tamaño exacto.
Lo que hay que notar sobre cada diseño es que hay una compensación entre el ancho de banda (ft = GBW = ancho de banda de ganancia unitaria aquí) y el margen de fase.
Una mayor ganancia en la primera etapa (p. ej., A) empujará el ancho de banda aún más, pero se compensará con un margen de fase menor que en los otros casos. Una ganancia más pequeña en el frente (ej. B) da menos ancho de banda pero mejor margen de fase. El uso de la media geométrica de ganancia para cada etapa (ej. C) da un punto intermedio. El punto es que no hay una función de asignación óptima general que minimizaría o maximizaría. Esto también debería ser evidente ya que la relación entre fT y PM no es convexa.
Matemáticamente, esto tiene sentido ya que es solo
Puede usar una mayor ganancia en la primera etapa con dispositivos de transistores más grandes para reducir el ruido, o puede ajustar la impedancia de salida de bucle abierto según la resistencia de carga deseada. No conozco ninguna literatura que describa esta pregunta específica, pero la mayoría de la literatura usa la mayor ganancia en el frente, probablemente para ruido, coincidencia, etc. Su diseño realmente depende de sus restricciones y prioridades generales previstas.
v2c
, dos etapas tienen la misma ganancia pero las tapas parásitas son diferentes. Además, ¿qué tal si agrega capacitancia de carga CLoad = 10pF
? ¿Cómo dimensionaría la capacitancia del molinero?Esta configuración tiene muchos inconvenientes y casi ninguna ventaja. Algunos de los inconvenientes:
1)ganancia baja 2)la ganancia es una función de Vin+ y Vin- 3)(VCC+)-(VEE-) debe ser relativamente pequeña
La única ventaja que tiene Vo puede ser de VCC+ a VEE-
Le sugiero que use esta configuración en su lugar (hecha de BJT en lugar de MOSFET)
La operación y las ventajas y desventajas también están en la imagen.
Andy alias
emnha
arrendajo
usuario_1818839
Tony Estuardo EE75
Tony Estuardo EE75
emnha
emnha
Tony Estuardo EE75
Tony Estuardo EE75
emnha
emnha
Tony Estuardo EE75
emnha
Tony Estuardo EE75
emnha
Tony Estuardo EE75