Conexión de condensador de bomba opcional en chip receptor/controlador de línea RS232

No sé qué comprensión tienes de una bomba de carga de duplicador de voltaje, así que para asegurarnos de que empecemos desde el principio, así es como funciona, básicamente:

^{simular este circuito : esquema creado con CircuitLab}

C1 y C3 aquí están los C1 y C3 reales del esquema de su hoja de datos. El resto (oscilador + diodos) son internos del chip (tenga en cuenta que en el chip, en realidad no son diodos sino FET, pero me resulta más sencillo explicarlo de esta manera).

Básicamente, funciona más o menos de la misma manera que los multiplicadores de voltaje para CA. Pero no necesitamos entrar en detalles. Lo que necesitamos saber es que en el Nodo2 tenemos una onda cuadrada que va entre Vcc y 2x Vcc.

Ahora, su C3 es el condensador de salida (del voltaje duplicado), que almacena energía para que cuando se requiera corriente en la salida, se proporcione sin que el voltaje de salida caiga demasiado (este es el mismo principio que los condensadores utilizados después del transformador + rectificador en un suministro lineal de red de 50 Hz; supongo que lo entiende bien).

Entonces, si lo conecta a tierra, se cargará con 2x el voltaje de suministro (Vcc). Lo de siempre.

Si lo conectas a Vcc en lugar de tierra, solo se cargará con 1x Vcc, pero el resultado será el mismo: en el otro extremo del condensador (la salida), tendrás 2x Vcc, según sea necesario (Vcc voltaje + voltaje a través del capacitor).

La única diferencia en el segundo caso es que la salida se "referirá" al suministro de Vcc en lugar de a tierra. Entonces, si el suministro de Vcc no es muy estable, la salida de la bomba de carga lo seguirá, por lo tanto, el peor rendimiento. (La ventaja no mencionada es que el capacitor puede ser más pequeño porque el voltaje a través de él es más pequeño, pero esto no es muy relevante debido a los bajos voltajes involucrados aquí)

Mi análisis sugiere que el tiempo de subida de potencia es más rápido para Vbat pero no para la salida Vbombada más alta. El ESR+ESL a través de la ruta de la batería será más alto que el límite de desacoplamiento de Vcc a Vdd a través del chip, por lo que el rendimiento de estado estable se degrada ligeramente debido a la serie adicional, la resistencia y la caída de voltaje.

Este es un diagrama de bloques de la bomba de carga común a todos los diseños. No se muestran detalles sobre cómo se implementa cada puerta de transmisión, pero RdsOn afecta el tiempo de subida después de que Vcc se enciende con un voltaje de paso. Tener un tiempo de subida ligeramente más rápido para V+ vs V- puede, pero un estado estable más bajo, son compensaciones del diseñador que dependen de los detalles de la carga y la ESR de la fuente y, por lo tanto, del error de regulación de la carga.

La única ventaja, hipotéticamente, es si esto reduce la posibilidad de una falla de inicio en falso al encender su sistema.

Así que estoy de acuerdo con el consejo de la hoja de datos.