Me gustaría saber cómo se implementan los transceptores (que se utilizan para enviar y recibir señales diferenciales). AFAIK, el receptor, el transmisor (TX) podría ser algo similar a un puente H. Ya eché un vistazo a las hojas de datos de algunos transceptores populares, pero no pude encontrar ningún detalle sobre el funcionamiento interno.
EDITAR: el término transceptor puede ser demasiado grande, por transceptor me refiero a los que se usan para RS 485 (por ejemplo: para USB o DMX-512)
Suponiendo que el lado del receptor de un transceptor le resulte aburrido (solo un comparador con algo de histéresis):
El DS9638 de TI (hoja de datos del SNLS389D) en realidad tiene un circuito equivalente para un solo circuito transmisor:
Para ilustrar lo que está sucediendo un poco mejor:
En verde, las etapas de salida idénticas. Mira a la izquierda:
Toda la funcionalidad de la parte central es asegurarse de que Q5 y Q6 vean lo contrario, pero en umbrales muy controlados.
Se parece a las salidas diferenciales de un amplificador operacional, pero se parece más a la lógica Schottky TTL amortiguada con una capacidad de manejo de corriente aún mayor. La principal diferencia es que TTL es una impedancia asimétrica para más corriente baja activa, por lo que este controlador tiene una corriente aún más alta que TTL y los búferes CMO, pero una Z baja más simétrica. La impedancia de salida es de ~ 8 ohmios en lugar de >= 300 ohmios en amplificadores operacionales (sin retroalimentación negativa que reduce los amplificadores operacionales pero aún tienen una corriente más limitada que RS485) y también velocidades de giro mucho más lentas.
Tenga en cuenta que la salida en la señal alta tiene una serie R de 8 ohmios impulsada por un Z Darlington muy bajo en ambos circuitos exteriores y la salida del colector del lado bajo tiene un Rce equivalente que proporciona aproximadamente la misma impedancia de fuente baja debido a una corriente de base controlada más alta.
La entrada lógica de un solo extremo es más como lógica Schottky de baja potencia con los mismos umbrales que todas las familias TTL y lógica HCT CMOS, es decir, 0,8 V y 2,0 V en el peor de los casos con un umbral de punto medio de 1,3 V como un comparador con una referencia de 1,3 V que puede cambio con temperaturas extremas.
Mirando las características del VI vemos;
TI también fabrica un chip lógico de 3,3 V para RS-422/485 que funciona utilizando un CMOS especial con RdsOn muy bajo, a diferencia de 50R en lógica de 5 V y 25R en lógica avanzada de bajo voltaje. Excepto que agregan 5R en serie para igualar el rendimiento del chip bipolar discutido aquí.
vladimir cravero
usuario_1818839
Marko Bursic
Wouter van Ooijen