¿Cómo se implementan los transceptores RS 485?

Me gustaría saber cómo se implementan los transceptores (que se utilizan para enviar y recibir señales diferenciales). AFAIK, el receptor, el transmisor (TX) podría ser algo similar a un puente H. Ya eché un vistazo a las hojas de datos de algunos transceptores populares, pero no pude encontrar ningún detalle sobre el funcionamiento interno.

EDITAR: el término transceptor puede ser demasiado grande, por transceptor me refiero a los que se usan para RS 485 (por ejemplo: para USB o DMX-512)

ingrese la descripción de la imagen aquí

puedes ser un poco mas especifico? Realmente no me gustan los transceptores, pero supongo que obtienes cualquier cosa, desde CC hasta algunos GHz, desde LVDS hasta niveles RS485 muy bien... Las implementaciones serían bastante diferentes.
Sin embargo, cada pata del transmisor suele ser una etapa de salida push-pull... también conocida como medio puente... por lo que la premisa de la pregunta es razonable. Las excepciones serían los enlaces multipunto que pueden usar salidas de colector abierto (drenaje abierto) para permitir compartir de manera segura.
Para la mayoría de los usuarios, es importante que funcionen según lo especificado y no lo que hay dentro, por lo que podría ser un conocimiento de fabricación y simplemente no lo publicarán para los competidores.
Puede verificar el funcionamiento interno de los comparadores (por ejemplo, LM311). La implementación típica es alguna variación del par de cola larga.

Respuestas (2)

Suponiendo que el lado del receptor de un transceptor le resulte aburrido (solo un comparador con algo de histéresis):

El DS9638 de TI (hoja de datos del SNLS389D) en realidad tiene un circuito equivalente para un solo circuito transmisor:

equivalente  circuito

Para ilustrar lo que está sucediendo un poco mejor:colorear

En verde, las etapas de salida idénticas. Mira a la izquierda:

  • Q15 tiene el trabajo de bajar la salida tan pronto como la base de Q6 ve un voltaje de súper umbral
  • Q18+Q19+Q17 forman un amplificador de corriente
  • resto de la combinación del colector de Q16 y la base invertida de Q18

Toda la funcionalidad de la parte central es asegurarse de que Q5 y ​​Q6 vean lo contrario, pero en umbrales muy controlados.

Gracias. En realidad esperaba algo MUCHO más simple. Esto en realidad es tan complejo como un amplificador operacional.
bueno, es una especie de elemento de histéresis con un amplificador inversor y no inversor. Así que sí, eso sigue siendo bastante simple. Creo que podrías estar subestimando la complejidad de los Opamps modernos, por cierto, ya no estamos en los años 60 :)
también tenga en cuenta que este circuito tiene un tiempo de transición de bajo a alto de <20 ns, por lo que tiene sentido asegurarse de que las etapas de salida (todo lo que queda de Q16/todo lo que está a la derecha de Q8) se maneja de manera muy limpia y sincrónica, lo que complica el diseño de la parte central de distribución/inversor; si lo piensas: seis transistores por salida es bastante simple

Se parece a las salidas diferenciales de un amplificador operacional, pero se parece más a la lógica Schottky TTL amortiguada con una capacidad de manejo de corriente aún mayor. La principal diferencia es que TTL es una impedancia asimétrica para más corriente baja activa, por lo que este controlador tiene una corriente aún más alta que TTL y los búferes CMO, pero una Z baja más simétrica. La impedancia de salida es de ~ 8 ohmios en lugar de >= 300 ohmios en amplificadores operacionales (sin retroalimentación negativa que reduce los amplificadores operacionales pero aún tienen una corriente más limitada que RS485) y también velocidades de giro mucho más lentas.

Tenga en cuenta que la salida en la señal alta tiene una serie R de 8 ohmios impulsada por un Z Darlington muy bajo en ambos circuitos exteriores y la salida del colector del lado bajo tiene un Rce equivalente que proporciona aproximadamente la misma impedancia de fuente baja debido a una corriente de base controlada más alta.

La entrada lógica de un solo extremo es más como lógica Schottky de baja potencia con los mismos umbrales que todas las familias TTL y lógica HCT CMOS, es decir, 0,8 V y 2,0 V en el peor de los casos con un umbral de punto medio de 1,3 V como un comparador con una referencia de 1,3 V que puede cambio con temperaturas extremas.

  • la teoría y la práctica que hacen que los transceptores RS-422/485 funcionen mejor son las líneas de transmisión balanceadas con impulso complementario que hace que el ruido de modo común sea más rechazado y la carga diferencial de 100 ohmios hace que sea menos probable que ocurran reflejos que causen zumbidos.

Mirando las características del VI vemos;

  • Vih=2V min y Vil=0.8V max, al igual que todos los TTL desde el día "1" y lo mismo para las entradas RS-232, excepto que usamos grandes señales de accionamiento bipolar para cables largos para que el ruido parezca relativamente pequeño.
  • La oscilación de salida es de 0 a 3 V, lo que hace que el receptor diferencial sin Tx a veces se agregue la serie R para reducir el timbre de la fuente para ver +/- 6 V sin pérdida y +/- 3 V diferencial con divisores de la serie R para que coincida con la carga diferencial 100R.ingrese la descripción de la imagen aquí

TI también fabrica un chip lógico de 3,3 V para RS-422/485 que funciona utilizando un CMOS especial con RdsOn muy bajo, a diferencia de 50R en lógica de 5 V y 25R en lógica avanzada de bajo voltaje. Excepto que agregan 5R en serie para igualar el rendimiento del chip bipolar discutido aquí.