Condensadores de derivación para paquetes BGA

Hemos diseñado bastantes placas basadas en FPGA y, hasta ahora, hemos utilizado muchos condensadores de derivación. Nuestra regla de oro era, "tantas como podamos".

En nuestro próximo diseño, nos gustaría reducir el número de piezas. Dado que los paquetes BGA son bastante densos, la distancia entre varios pines de suministro (por ejemplo, para el riel VccInt de 1,2 V) es bastante pequeña (<1 cm en la mayoría de los casos).

¿Tendría sentido reemplazar 4 capacitores de 100nf para 4 pines de suministro con un solo capacitor de derivación más grande, ubicado de manera que sea lo más equidistante posible de los 4 pines?

EDITAR: Aquí está la fuente de mi confusión: Xilinx tiene una guía de diseño de PCB para dispositivos Spartan 6 aquí . Por ejemplo, si observa la Tabla 2.1 en la página 14, para un dispositivo LX45 con paquete FGG484, para el riel VccInt, recomienda un total de capacitores de 1 100uF, 1 4.7uf y 2 0.47uf. La cosa es que este dispositivo tiene pines de 20 VccInt!. ¿Realmente recomienda usar 2 capacitores de 0.47uf para 20 pines?

Para aumentar la confusión, la propia placa de evaluación de Xilinx para el mismo dispositivo tiene 6 condensadores de 2,2 uf, 5 de 10 uf y 1 de 470 uf para el mismo riel VccInt de 1,2 V.

Reemplazar 4 límites de 100 nf con un límite de 1 400 nf cambiaría completamente la respuesta de frecuencia del desacoplamiento debido a un cambio en el SRF.
Eso es cierto. La fuente de mi confusión es un documento de Xilinx (directrices de diseño de pcb para Spartan6). Editaré la pregunta y aclararé.
¡Muchas gracias por compartir el enlace al pdf de Xilinx!

Respuestas (2)

  1. Aparte de los condensadores, no te olvides de los aviones. Ver pág. 25 de la documentación referenciada. Dependen de eso en lugar de 0,1 uF (100 nF) a 0,01 uF (10 nF) tapas.
  2. Los condensadores a granel dependen de la corriente máxima y el paso de corriente máxima. Use el XPE (Xilinx Power Estimator) ( enlace S6 ) para controlarlo.
Entonces, ¿lee sus recomendaciones de la misma manera que yo las leo: 2 capacitores de 0.47uf para pines de 20 VccInt?

Sería mejor seguir las recomendaciones del fabricante de FPGA para desacoplar los condensadores y el diseño de la placa.

Esta es la respuesta correcta. Los proveedores de FPGA pasan por muchos tableros y experimentos para hacerlo bien para usted. También son conscientes de que el recuento de piezas es una consideración fundamental para sus clientes, por lo que probablemente se esté teniendo en cuenta seriamente. Si vas a hacer algo "exótico", al menos simulelo.
Sí, pero sus propias recomendaciones tampoco son claras. Sus propios tableros de evaluación y recomendaciones no concuerdan entre sí. He editado la pregunta para mostrar un ejemplo.
Para ampliar la sugerencia de @Leon Heller, comience con eso pero no termine ahí. Dado que la corriente FPGA depende mucho de la frecuencia (a diferencia de un procesador o DRAM).
Condensadores de derivación para paquetes BGA
RespuestasAquíPolítica de privacidad1y, 0v