A través de diseño para condensadores de desacoplamiento

Estoy diseñando un aislador digital ADuM260N . Hay algunos cambios de frecuencia más alta (~20MHz) en otros componentes también conectados al riel de voltaje de entrada (izquierda). Leí este hilo sobre el desacoplamiento, pero no parece haber ningún consenso sobre el mejor diseño de vía, específicamente si conectar las vías al pin IC o al pin del capacitor.

Después de leer las secciones de puesta a tierra de la Ingeniería de compatibilidad electromagnética de Ott, hay dos conclusiones:

  • Agregue múltiples vías a la alimentación/tierra para reducir la inductancia del bucle
  • Reduzca la inductancia mutua separando las vías que transportan corriente en la misma dirección (p. ej., GND y GND) y acercando las vías que transportan corriente en direcciones opuestas (p. ej., PWR y GND)

A partir de estas conclusiones, mi intento de diseño es el siguiente:

ingrese la descripción de la imagen aquí

Este es el diseño recomendado de la hoja de datos:

ingrese la descripción de la imagen aquí

A partir de esto, tengo algunas preguntas:

  1. ¿Debo conectar las vías de las redes de 5V al pin IC o al pin del capacitor?
  2. ¿Podría el uso de dos vías por red de esta manera dañar el rendimiento de EMI/EMC?
  3. ¿Es una buena idea la recomendación de la hoja de datos de conectar el condensador de desacoplamiento GND a través del IC directamente al pin GND del IC?

¡Gracias!

¿De cuántas capas es esta PCB? ¿Cuál es tu pila? ¿Tienes un vertido de GND?
Esta será una PCB de 6-8 capas con planos PWR y GND conectados directamente a sus respectivas vías

Respuestas (2)

Mirar a EMC es importante. La ubicación de los capacitores de desacoplamiento es importante y la ubicación de las vías puede ser más importante. Bien hecho por considerarlo.

La regla general es: hacer que el bucle inductivo sea lo más pequeño posible.

Suponiendo que tiene una PCB de 4 capas, las dos capas del medio son un plano GND y un plano de potencia. Esto significa que puede colocar una vía en los pines de alimentación del IC y en los pines GND del IC, de modo que tanto la alimentación como el GND estén conectados directamente al avión.

A continuación, también puede conectar los condensadores GND y los pines de alimentación directamente a las vías. De esta forma, puede colocar los condensadores en el lugar más sensible entre GND y POWER del IC, según las otras restricciones de su placa.

Como lo mencionó usted mismo; desea reducir el bucle inductivo entre la alimentación y la tierra con los condensadores. Esto reduce el bucle para el IC (lo que está desacoplando), por lo que, idealmente, desea que los condensadores giren 90 en comparación con cómo los tiene, ya que eso reduce el bucle por el tamaño del condensador. Existe el argumento de que esto hará una pequeña diferencia, ya que la inductancia parásita en el capacitor probablemente tendrá un mayor impacto. ¡Pero todo ayuda! (Usar los condensadores físicamente más pequeños que sea posible también ayudará).

Para responder directamente a sus preguntas:

  1. Conecte las vías tanto al IC como a los condensadores.
  2. Cuantas más vías para conectar a la alimentación y a tierra a veces es mejor, rara vez peor
  3. La hoja de datos muestra cómo reducir el bucle inductivo entre la alimentación y el pin de tierra del IC (conectándolos lo más estrechamente posible), por lo que es una buena idea.
¡Gracias por la respuesta detallada! Para aclarar, conectar las vías directamente al IC se refiere a este tipo de diseño: imgur.com/a/2VYRT19 . ¿Se vería así un mejor diseño de vía para los rieles de +5V: imgur.com/a/mmYjVXU ? Esto tendría la menor inductancia mutua entre las vías y el bucle de tierra más corto tanto para el IC como para la tapa de desacoplamiento.
@ w00t La primera imagen estaría bien, pero el capacitor podría moverse más cerca para reducir más el bucle inductivo. La segunda imagen también estaría bien, pero el capacitor podría girarse para reducir el bucle nuevamente.
@ w00t, estoy de acuerdo con todo en esta respuesta. Dicho esto, a 20 MHz, con ~9 mm entre los pines de alimentación y tierra del chip, no necesita preocuparse por la diferencia de 0,01 mm en la ubicación de su capacitor.
Ah, ahora veo cómo rotar el capacitor 90 grados reduce el bucle inductivo. También podría hacerlo de todos modos para ahorrar espacio. ¡Gracias a los dos!

Este paquete de circuitos integrados tendrá un marco interno de plomo de metal GRANDE.

Puede reducir en gran medida el "área de bucle cerrado" colocando la tapa de derivación

BAJO

el IC en la parte trasera de la PCB.

Imagine que la tapa está debajo del centro del IC, con trazos de PCB que se alejan de la tapa hacia la almohadilla de soldadura del IC superior izquierdo y desde la otra terminal de la tapa hacia la almohadilla de soldadura del IC inferior izquierda.

Estos rastros de PCB estarán inmediatamente DEBAJO de la estructura metálica oculta dentro del epoxi negro, y el área del bucle de almacenamiento de energía se reducirá considerablemente, lo que acelera la tasa de suministro de carga al IC.

================================================

La página 21 de la hoja de datos tiene un ENLACE a AppNote. Yo usaría el diseño que sugieren

Para que quede claro, los lados izquierdo y derecho (y las tapas de desacoplamiento) están aislados entre sí. ¿La colocación de las tapas de desacoplamiento en la parte inferior aún reduciría el área del bucle?
¿Eso no estropearía el desacoplamiento? Porque entonces los pines de alimentación y tierra se conectarán primero a los planos de alimentación/tierra, y luego a los condensadores de desacoplamiento.
A través de diseño para condensadores de desacoplamiento
RespuestasAquíPolítica de privacidad1y, 0v