¿Por qué esta EPROM tiene estructuras en forma de peine alrededor de las almohadillas de unión de cables?

Tomé algunas fotos de un chip EPROM de Microchip de finales de los 80 y principios de los 90 (no recuerdo el número de pieza exacto). Las almohadillas de unión de cables están rodeadas por una estructura similar a un peine. ¿Cuál es el propósito de esta estructura?eeprom morir 1eeprom morir 2

Sería interesante ver si los pines de salida y los pines de dirección son similares. El pinout EPROM de 24 pines es bastante estándar: los 12 pines de dirección están agrupados (con Vcc y Vpp allí) y los 8 pines de salida están agrupados (con Vss allí).

Respuestas (3)

Probablemente sean transistores p-MOS y n-MOS grandes que se utilizan para la protección ESD en las almohadillas de unión. Aquí hay una referencia que muestra varios diseños de almohadillas de unión en detalle (en general, esta información no es fácil de obtener: los fabricantes de circuitos integrados parecen tratar la protección ESD como una especie de secreto comercial). Imagen tomada del pdf de arriba:

ingrese la descripción de la imagen aquí

No recuerdo que Microchip haya hecho EPROM de memoria. ¿Es esto parte de un microcontrolador EPROM?

Editar: solo mirando un Microchip PIC16C57, que probablemente sea de una época similar. Hay patrones similares en ambos lados de la mayoría de los pines (que son E/S), pero solo en un lado de los pines de entrada, como T0CKI, /MCLR/Vpp, OSC1. Entonces, las estructuras parecen ser controladores en un lado y circuitos de protección ESD de cualquier tipo en el otro lado.

ingrese la descripción de la imagen aquí

Ciertamente, los detalles exactos de cualquier proceso de fabricación de circuitos integrados específico se consideran secretos comerciales, al menos hasta que varios proveedores los conozcan comúnmente. Es raro incluso ver las fotos de los dados (capa superior).
Dejé el chip en casa, por lo que en este momento no puedo buscar el número de pieza exacto. Creo que era similar al 27HC64 , que Microchip vendió alrededor de 1990. Sin embargo, creo que el chip que tengo tiene algunos pines menos.
@ScottLawson ¡Gracias! Obviamente, a partir de esa hoja de datos, hicieron EPROM en esa época. Me interesaba confirmar que era un proceso CMOS, y lo era.
Sería realmente interesante ver cómo explicas cómo estos "MOSFET" se fabrican SOLO en metal sin silicio alrededor. -1 por adivinar.
@placeholder ¿Cómo sabe que no hay silicio alrededor? Obviamente, está encima de un troquel de silicio, por lo que está viendo otra cosa. ¿Qué te parecería diferente si fueran transistores?
Bueno, pregúntese, ¿qué hay EN LA PARTE SUPERIOR de un troquel de silicona? la respuesta es Metal. No se une con alambre al Si, se une con alambre al Metal ARRIBA . ¿No sabías eso? Una prueba más. ¿Cómo sé que tu respuesta es una conjetura? Debido a que diseño Si para ganarme la vida, consulto sobre estructuras ESD en Silico y solía compartir un laboratorio con el inventor de la protección ESD moderna. Esta respuesta es completamente incorrecta, una investigación rudimentaria te lo habría dicho.
Está bien, está mal, está bien. Creo que todos vemos el metal y vemos el patrón interdigitado conectado a la almohadilla de unión de metal. Entonces, ¿cuál sería la diferencia si esos fueran (digamos) transistores de canal N como en la figura 17-13 en el libro de Hans Camenzind? ¿Cómo puedo ver la diferencia?
No estoy seguro de lo que estás preguntando. Si bien el poli para las puertas está interdigitado, sería raro (y tonto) duplicar también esa estructura en metal simplemente porque perdería conductividad. Es mejor tener una correa de metal con contactos (múltiples) que lleguen hasta cada dedo del transistor. La fotografía en su imagen ahora agregada NO muestra lo mismo que en el OP: se parece más a la estructura de un foso alrededor de cada transistor individual, pero uno tendría que saber más sobre el proceso, la cantidad de metales, etc. antes de hacer cualquier conclusiones.

En este escrito, hay dos "respuestas" que son conjeturas totales, y también están equivocadas.

Estas estructuras de peine son lo que cabría esperar cuando desea inducir la ruptura en una ubicación precisa y en estructuras controladas en lugar de en otro lugar del chip. Estos están en la capa de metal SUPERIOR, los peines están ahí para dar muchos bordes afilados para promover un evento de ESD excesivamente alto para llevar a cabo en esa ubicación.

Las estructuras de sujeción de diodo y ESD son necesariamente de silicio.

Estos están muy, muy lejos de ser las estructuras de transistores que están en el Si al menos 3 - 7 capas de metal hacia abajo.

Mire los pararrayos en el mundo más grande. Verá exactamente estas mismas cosas allí.

Llámalo un enfoque de cinturón y tirantes. O más bien una última oportunidad, las estructuras ESD en realidad están clasificadas para eventos de voltaje mucho más bajo.

-1 por no explicar por qué las estructuras están conectadas a tierra por un lado y Vcc por el otro.
@DaveTweed adivinando de nuevo, ya veo. No dije que estén conectados a tierra. No hay suficiente información para justificar esa suposición. ¿Cuál es esa función de pin? No sé.
Creo que todos deberíamos refrescarnos aquí.
Desde mi punto de vista, cuando comparo las respuestas, veo una respuesta que afirma que todos los demás están equivocados y tienen razón, porque, bueno, porque la tienen, y otra respuesta que al menos intenta respaldar esto con algunas fuentes externas.

Esas estructuras son los grandes transistores necesarios para controlar los pines que se utilizan como salidas.

-1 por adivinar
¿Por qué esta EPROM tiene estructuras en forma de peine alrededor de las almohadillas de unión de cables?
RespuestasAquíPolítica de privacidad1y, 0v