¿Cómo manejó la computadora de guía Apollo los errores de bit de paridad?

Las siguientes respuestas mencionan el uso de bits de paridad en la computadora de guía Apollo:

  • esta respuesta a Bits por núcleo para las diferentes versiones de la memoria de cuerda central de la computadora de guía Apollo?
  • esta respuesta a ¿Cómo evaluaron las computadoras Apollo funciones trascendentales como seno, arcotangente, registro?

Esto me lleva a preguntarme:

  1. ¿Cómo manejó la computadora de guía Apollo los errores de bit de paridad?
  2. ¿Se encontraron alguna vez durante las misiones reales?
Probablemente no sea así: youtube.com/watch?v=G6o881n35GU
¡Ja! me hiciste literalmente LOL otra vez. Mis vecinos piensan que soy certificable (por no mencionar "defectuoso e imperfecto") debido a esto.

Respuestas (2)

1. ¿Cómo manejó la computadora de guía Apollo los errores de bit de paridad?

Según Apollo 15 Hardware de Delco Electronics,

Alarma de paridad

Ocurre si cualquier palabra accedida en la memoria fija o borrable cuya dirección es 10 8 o mayor contiene un número par de "unos". Todas las ubicaciones de 10 8 o más se almacenan en memoria fija o borrable con paridad impar.

10 8 es 10 octal o 8 decimal.

Esta condición desencadena un reinicio automático del hardware:

Se genera un REINICIO (hardware) y una advertencia AGC/LGC posterior para las siguientes alarmas:

  • Fallo del oscilador
  • Trampa de control de transferencia (TC)
  • Alarma de paridad
  • Fallo del vigilante nocturno
  • Bloqueo de interrupción (RUPT)
  • Fallo de tensión

El REINICIO inhibe el acceso a la memoria temporalmente, congela la computadora, almacena información del proceso y luego transfiere el control a la dirección 4000. Esta dirección tiene la dirección de información para la próxima instrucción después de un REINICIO que el programador de software ha proporcionado.


2. ¿Se encontraron alguna vez durante misiones reales?

Según el Informe resumido del programa Apollo , la anomalía más grave en todo el sistema GN&C fue un voltaje transitorio que dio una indicación errónea a la computadora de que se había perdido la referencia de actitud inercial. También establece que un circuito abierto de retroalimentación de la velocidad del cardán provocó una oscilación inesperada del conjunto del actuador del cardán del motor redundante. Sin embargo, de la computadora en sí, dice sin ambigüedades:

El rendimiento de la computadora fue impecable.

Lo interpretaría como que no hay errores de paridad.


De acuerdo con la recuperación de fallas transitorias de la computadora de guía Apollo :

En un total de más de 25 horas de vuelo espacial, la computadora aún no ha tenido una falla transitoria a partir de la cual se pueda recurrir a la función de reinicio para demostrar su valía.

(crédito a @aCVn) Ese informe fue publicado en agosto de 1968, antes de cualquiera de los alunizajes.

ibiblio.org/apollo/hrst/archive/1033.pdf (sección XVI, PDF página 10) dice que en 1968, en más de 25 horas de vuelo (sección XIX, PDF página 11), "No se ha producido ningún reinicio en vuelo". . Eso es bastante definitivo, pero por supuesto no cubre las misiones de aterrizaje lunar.
El comentario anterior parece bastante definitivo. Dado que los comentarios son temporales y se pueden eliminar en cualquier momento, ¿consideraría mover eso a su respuesta?
"El rendimiento de la computadora fue perfecto", excepto por ese pequeño problema de sobrecarga de la CPU relacionado con el radar, ¿verdad?
@user253751: Técnicamente, eso fue causado por pulsos falsos del equipo de procesamiento de señales, no de la computadora en sí. No obstante, es deseable que la computadora maneje con seguridad las fallas en otros equipos.

Qué pregunta tan fascinantemente oscura :-) Tomó un poco de investigación, por lo que quizás alguien que realmente haya visto un AGC podría saberlo mejor:

El bit de paridad se usó para verificar que los datos se transfirieron correctamente desde la memoria a los registros. Es decir, se supuso que los datos en la memoria eran correctos y que el error se producía entre los componentes electrónicos que se transfieren desde la memoria central a los registros.

Si se detectara un error de bit de paridad, ocurriría una alarma de paridad. Esto realmente se mostró en el DSKY y provocó un reinicio de los programas que se estaban ejecutando actualmente. Era tan importante que existiera un circuito de paridad en el AGC. Fue uno de los muchos sistemas de detección de fallas de hardware que protegieron el AGC durante tales fallas. Puede leer mucho más sobre el sistema de reinicio aquí aquí , que describe las cosas de paridad.

No puedo encontrar ninguna referencia a una alarma de paridad que haya ocurrido alguna vez, pero no he buscado demasiado en este momento. Espero que esté en los registros de comunicaciones de la misión si lo hiciera.

Muy importante. Hoy en día, obtiene una pantalla agradable del sistema operativo/BIOS y algo similar a "error de paridad - sistema detenido" en el hardware implementado correctamente (corrección de error único, detección de error doble...)
¡Bien! pregunta oscura del mes :)
Me encanta la antigua terminología de lo que ahora conocemos como un circuito de vigilancia... el "vigilante nocturno" :)
Como alguien que ha visto (y está restaurando) un AGC, puedo comentar sobre esto. La memoria tenía paridad (datos de 15 bits + paridad de 1 bit). No se supuso que los datos en la memoria fueran correctos.
@DavidTonhofer Es más probable que un sistema moderno realice una entrada de registro del sistema cuando se encuentre un error ECC de RAM corregible. (Ciertamente, Linux lo hace de esa manera). La suposición aquí es probablemente que si le importa lo suficiente como para saber que ocurrió un error de este tipo, le importa lo suficiente como para tener algún tipo de monitoreo de registro en su lugar, y dado que es corregible, no hay razón para detener o reiniciar el sistema.