Este es un intento de elaborar una buena pregunta y respuesta general para un tema que se ha planteado anteriormente, pero solo en situaciones específicas.
¿Podría describir lo que necesito saber antes de diseñar una placa PCB para un par de señales diferenciales con una "impedancia diferencial" específica?
Los pares diferenciales se utilizan para varios buses seriales de alta velocidad, incluidos USB, MIPI, RS-422, RS-485, PCI Express, DisplayPort, LVDS, HDMI y más.
¿Cuál es la definición de "impedancia diferencial"? En una placa PCB, ¿necesito torcer o alternar los hilos, como se hace con los pares diferenciales en un cable? ¿La impedancia de cada traza de longitud coincidente es la mitad de la "impedancia diferencial", o es más complicado que eso? ¿Qué tan cercana debe ser la coincidencia de longitud, dada la frecuencia máxima de la señal?
Referencias que pueden ser de ayuda:
Intentaré responder esto brevemente, pero un gran recurso para este tipo de preguntas es Signal and Power Integrity -- Simpified de Eric Bogatin .
Ha enumerado y descrito varios protocolos de muy alta velocidad que tienen tasas de borde de señal en el rango de cientos de picosegundos. Lo que esto significa es que incluso trazas de apenas un par de pulgadas pueden considerarse eléctricamente largas , y que estos canales de transmisión deben enrutarse como líneas de transmisión .
En pocas palabras , presentar una línea de transmisión con una impedancia conocida a un controlador de alta velocidad (transceptor en serie en la entrada/salida de un SerDes ) permite que la transmisión de datos cruce esa línea sin reflejos de señal perjudiciales que puedan interferir con una comunicación exitosa. Esto puede manifestarse como interferencia entre símbolos (ISI), diafonía, fluctuaciones adicionales que inutilizan una interfaz de usuario (intervalo de unidad) y muchos otros efectos. Recuerde que algunos de estos protocolos (como PCIe) están impulsando más de 8GT/s sobre el cobre convencional en FR-4 de bajo costo; Para hacer esto, los diseñadores deben hacer todo lo posible para proporcionar un canal de alta calidad para la transmisión de datos.
Un protocolo dado (o especificación) generalmente enumera una impedancia característica deseada . Por ejemplo, Intel puede solicitar que las trazas de PCI Express para sus plataformas Xeon se enruten como "pares diferenciales de 100 ohmios". Esto significa que han calificado y diseñado sus transceptores PCI Express para esperar una línea de transmisión de impedancia característica de 100 ohmios para la transferencia de datos. USB comúnmente requiere 90 ohmios, RS-422 puede ser de 120 ohmios y Ethernet es de 100 ohmios. No voy a entrar en estructuras de línea de transmisión de un solo extremo en esta publicación, pero como se menciona a continuación en los comentarios, en un primer orden aproximado, podría considerar cada 'mitad' de las estructuras a continuación como la mitad de la impedancia del par.
Ahora, para crear la estructura de la línea de transmisión en una placa de circuito impreso FR-4 convencional (¡para mantener este material asequible!), tenemos varias opciones. Para trazas diferenciales, tenemos varias opciones. Digamos que sus rastros están en la capa superior o inferior: la opción uno es una microcinta acoplada al borde (la imagen que tengo es 'revestida', donde la máscara de soldadura está encima. Técnicamente , hay revestida acoplada al borde y acoplada al borde superficie para las opciones de capa superior/inferior: para trabajos de RF de muy alta frecuencia, incluso la presencia de una máscara de soldadura puede ser un problema).
Según la distancia al plano de retorno debajo de él, el espacio entre las dos líneas y el ancho de cada línea, su fábrica de PCB puede brindarle una estructura que presenta la impedancia objetivo.
Ahora, digamos que estás en una capa interna. La estructura utilizada aquí es generalmente una microcinta incrustada acoplada al borde :
Similar al primero, este también tiene en cuenta la distancia al plano de referencia más cercano. Muchos diseñadores prefieren enterrar sus pares de alta velocidad en capas internas para beneficiarse del blindaje 'gratuito' de los planos de cobre para reducir las emisiones radiadas. La línea de banda de compensación acoplada al borde se usa cuando tiene una capa de señal intercalada entre dos capas planas:
Para obtener estas estructuras diferenciales , comuníquese con su casa de fabricación de PCB y dígales las impedancias diferenciales que está buscando; esto es parte del proceso de diseño de apilamiento de PCB . La casa de fabricación ejecuta los materiales reales que utilizan (que tienen diferentes valores de Er) para los núcleos y los materiales preimpregnados, y regresan con un conjunto de geometrías a seguir en su herramienta de diseño, por ejemplo ( no números reales) "0,2 mm trazas gruesas con un espaciado de 0,15 mm en las capas 1 y 8 para una impedancia de 100 ohmios +/- 10 %". Luego ingresa estos valores en Altium, y se asegurará de manera inteligente de que cuando enrute los pares que haya llamado como diferenciales, sigan esas geometrías.
Por diseño, cuando fabrica su PCB con su taller y les envía la acumulación que ha sido diseñada, esas trazas darán como resultado la impedancia característica deseada. Debe solicitar un cupón de impedancia , que generalmente es una pieza de su PCB de la parte exterior de la matriz donde se ha creado una estructura duplicada de la línea de transmisión, y se usa un TDR (reflectómetro de dominio de tiempo) para proporcionarle la real impedancia construida. La tolerancia típica es de alrededor del 10% .
La coincidencia de longitud no afecta la impedancia diferencial y difiere de un protocolo a otro. Hay sesgo entre pares (P a N) y sesgo entre pares/entre carriles (es decir, de PCIe Tx Lane 0 a 1), donde el último es generalmente más tolerante a la falta de coincidencia que el primero. Esto es algo que generalmente analiza cerca del final para agregar un enrutamiento serpenteante o serpenteante para que los miembros del par cumplan con las especificaciones del fabricante. Utilizo una secuencia de comandos que descarga las longitudes netas sin procesar en Excel, y luego formateo condicional para informarme cómo me está yendo para cumplir con las especificaciones (redactado un poco: esta es una placa con un módulo que tiene alguna falta de coincidencia y un PCB portadora que no coincide):
Y aquí hay un ejemplo de configuración de Altium para pares diferenciales de 100 ohmios según las recomendaciones de mi proveedor:
Aquí hay algunos otros consejos que he recogido en el camino que pueden ayudarlo sin ningún orden en particular:
Entonces, antes de comenzar su próximo proyecto de PCB con protocolos/requisitos que impliquen enrutamiento de rastreo diferencial:
La impedancia diferencial se ve afectada por el acoplamiento entre los dos lados del par. Por lo general, los pares diferenciales de PCB se enrutan en paralelo uno al lado del otro en un espacio específico dentro de una configuración específica de capas de PCB. Si no hay acoplamiento entre los dos lados (están lo suficientemente separados), entonces la impedancia diferencial es exactamente el doble de la impedancia característica de un solo extremo de cada lado por sí solo. A medida que los dos lados se acoplan más estrechamente, la impedancia diferencial diverge más de este caso. Tal vez algunas ideas básicas en este blog mío: https://blog.zuken.com/routing-pcb- differential -pairs/
Krunal Desai
bryce
Krunal Desai
Pedro Smith
el fotón
bryce