¿Deberíamos intentar igualar la impedancia diferencial de un par de CML y, de ser así, por qué?

La señalización diferencial 'tradicionalmente' involucra dos conductores que transportan señales iguales y opuestas, siendo los datos señalados por la polaridad. En este arreglo la mayoría de la corriente regresa a través de uno u otro conductor y la corriente de modo común es mínima (ruido y lo que se acople de los conductores). La Lógica de Modo de Corriente también es una técnica de señalización diferencial, pero en este caso cada conductor absorbe o no absorbe corriente. La corriente nunca cambia de dirección y regresa por el mismo camino.

Mi pregunta es, ¿por qué deberíamos tratar de hacer coincidir la impedancia de un par diferencial que conecta dispositivos CML? ¿La impedancia diferencial significa algo ya que los conductores nunca transportarán señales iguales y opuestas? 1 ¿No sería mejor tratar cada conductor individualmente y hacerlos coincidir con la impedancia de un solo extremo de los dispositivos? 2

(1) Si tomamos la definición de EEWeb de que la impedancia diferencial "se mide entre las dos líneas cuando se conducen con señales de polaridad opuesta" .

(2) Sin dejar de tener en cuenta la diafonía de otras partes de la placa, la coincidencia de longitudes, etc.

Respuestas (2)

Mi pregunta es, ¿por qué deberíamos tratar de hacer coincidir la impedancia de un par diferencial que conecta dispositivos CML? ¿La impedancia diferencial significa algo ya que los conductores nunca transportarán señales iguales y opuestas?

Debe dislocar el escenario de CC de la señalización de CA superpuesta. Numéricamente, es posible que la corriente no se invierta, pero, en lo que respecta al envío de datos por un par de cables balanceados, necesita una carga balanceada.

¿No sería mejor tratar cada conductor individualmente y hacerlos coincidir con la impedancia de un solo extremo de los dispositivos?

Sin embargo, el par trenzado es un poco notorio porque tiende a requerir una carga equilibrada que no solo es transversal sino también longitudinal, por lo que su segunda cotización tiene una cierta cantidad de peso decente de verdad.

En mi experiencia con la señalización de datos de +100 Mbps, tendí a tratar una pieza de par trenzado como dos cables individuales y usé 2 impedancias de carga balanceadas conectadas a la pantalla.

¡Gracias Andy! Sin embargo, ¿podrías dar más detalles sobre lo que quieres decir con equilibrado? Entiendo por qué la impedancia diferencial es importante en los sistemas tradicionales: la línea de transmisión formada por los conductores es una sola carga y debe coincidir con la impedancia de la fuente para evitar reflejos. Sin embargo, con CML, la línea de carga/transmisión es la traza de un solo extremo y la ruta de retorno (por ejemplo, el plano de referencia), ¿verdad? Veo por qué la propagación debe ser idéntica en cada conductor, no por qué esta impedancia, de un conductor a otro, debe coincidir con la fuente. ¿De dónde vienen los reflejos si no es así?
La versión de CML que entendí es diferencial: en.wikipedia.org/wiki/Current-mode_logic
Ese es el que quiero decir, pero si miras el esquema de un transmisor, lo que me llevo es que, si bien es diferencial en el sentido de que las señales son complementarias, no son iguales ni opuestas: de.wikipedia.org/wiki /Current_Mode_Logic#/media/…
La parte transitoria de la señal debe ser diferencial y ambas son opuestas.
Estaba buscando un diagrama para explicarme mejor y accidentalmente encontré uno que aclaró mi malentendido: en.wikipedia.org/wiki/FPD-Link#/media/… Tenía en mente la variante DVI, que tiene resistencias de terminación en el receptor solamente. Esto hizo que fuera difícil ver que los dos pares están realmente conectados a través de la carga del búfer del receptor, y que la corriente se hunde en ambos pull-ups, no solo en el 'activo'.
Puede tener resistencias de terminación solo en el extremo de recepción. En el extremo de transmisión hay colectores abiertos. Diseñado uno hace unos años. ¡El "problema" de la línea de transmisión de no coincidir en ambos extremos se resuelve bastante bien si haces los cálculos matemáticos!

Siempre que utilice señales diferenciales, tiene sentido analizar el circuito desde el punto de vista de las señales de 'modo común' y 'modo diferencial'. Digamos que la corriente 'baja' es de 5 mA y la corriente 'alta' es de 10 mA. Sí, estos no son opuestos. Sin embargo, si la señal está balanceada en CC (partes iguales alta y baja en promedio, que es el caso de la mayoría de los enlaces seriales de alta velocidad), entonces puede dividirla en la parte diferencial y la parte de modo común. El modo común sería el promedio de los dos, en este caso, 7,5 mA. La parte diferencial es la diferencia entre los dos, en este caso, +/- 2,5 mA. Por lo tanto, obtiene una corriente CC de modo común de 7,5 mA con una corriente diferencial de + o - 2,5 mA, dependiendo de si la línea es alta o baja. El modo diferencial es igual y opuesto. La impedancia de la línea de transmisión solo hace una diferencia para la parte cambiante de la señal, en este caso, solo el modo diferencial. Entonces sí, ciertamente necesita usar técnicas de control de impedancia adecuadas aquí.

¿Deberíamos intentar igualar la impedancia diferencial de un par de CML y, de ser así, por qué?
RespuestasAquíPolítica de privacidad1y, 0v