¿Cómo diseñar un bit de control para convertir binario sin signo en complemento a dos?

Tiene razón en su intuición de que hay una mejor solución que un multiplexor que selecciona entre dos circuitos completamente independientes.

Recordar el significado de un sistema numérico posicional, para una entrada sin signo$a_3 a_2 a_1 a_0$el valor es

$$8 a_3 + 4 a_2 + 2 a_1 + a_0$$

Para el complemento a dos, el único cambio es que el bit de signo toma un valor posicional negativo:

$$-8 a_3 + 4 a_2 + 2 a_1 + a_0$$

Ahora, la condición para la comparación de dos números en complemento a dos con signo es

$$-8 a_3 + 4 a_2 + 2 a_1 + a_0 < -8 b_3 + 4 b_2 + 2 b_1 + b_0$$

Agregue los términos de bit de signo a ambos lados, para obtener

$$8 b_3 + 4 a_2 + 2 a_1 + a_0 < 8 a_3 + 4 b_2 + 2 b_1 + b_0$$

que es la comparación sin signo entre$b_3 a_2 a_1 a_0$y$a_3 b_2 b_1 b_0$

Es decir, puede usar su entrada de control para intercambiar el bit de signo y luego alimentar la lógica de comparación normal.

---

Si un multiplexor no es una de sus puertas fundamentales, entonces este "intercambio" se suma a la complejidad de manera no trivial. Así que echemos un vistazo a esa desigualdad de nuevo:

$$-8 a_3 + 4 a_2 + 2 a_1 + a_0 < -8 b_3 + 4 b_2 + 2 b_1 + b_0$$

Agregar$8$a ambos lados y grupo:

$$8 (1 - a_3) + 4 a_2 + 2 a_1 + a_0 < 8 (1 - b_3) + 4 b_2 + 2 b_1 + b_0$$

Tenga en cuenta que$1-x$es solo el operador NOT.

$$8 \overline{a_3} + 4 a_2 + 2 a_1 + a_0 < 8 \overline{b_3} + 4 b_2 + 2 b_1 + b_0$$

y esta es nuevamente la lógica de comparación sin signo aplicada a las dos entradas$\overline{a_3} a_2 a_1 a_0$y$\overline{b_3} b_2 b_1 b_0$

Ahora su entrada de control solo necesita seleccionar entre$a_3$y$\overline{a_3}$(y lo mismo para$b_3$), y esta es solo la función XOR.

Finalmente, su comparador de modo dual se hace simplemente tomando su circuito de comparación sin firmar en funcionamiento y alimentando sus entradas con

$$(a_3 \oplus S) a_2 a_1 a_0$$ $$(b_3 \oplus S) b_2 b_1 b_0$$