Cómo conectar un oscilador de cristal de 4 MHz para obtener 16 MHz

No, conectándolos en serie o en paralelo no obtendrá una frecuencia más alta.

Lo que está buscando es un bucle de bloqueo de fase o PLL. Aquí hay un diagrama de bloques:

Un oscilador controlado por voltaje (VCO) genera la frecuencia de salida. Esta señal se divide y luego se compara con la frecuencia de entrada en el detector de fase. Si las dos frecuencias no son iguales, se ajusta la frecuencia de salida. Esto se llama bucle de retroalimentación: usted retroalimenta la frecuencia de salida para ajustarla.

El Pre Divider le permite multiplicar la frecuencia de entrada con un número de coma flotante. Por ejemplo, cuando desea multiplicar por 2,5 = 5/2, primero divide la frecuencia de entrada por 2 y luego multiplica por 5.

Hay circuitos integrados disponibles que tienen un PLL implementado, como el LM565 . En la página 10 de la hoja de datos, se proporciona un circuito de aplicación típico para un multiplicador ×10:

Al cambiar el divisor de voltaje (el IC externo) puede convertirlo en un multiplicador ×4.

Implementar un PLL costará algo de esfuerzo y espacio; considere comprar un cristal nuevo.

Conectar osciladores de cristal en serie o en paralelo no obtendrá una frecuencia más alta.

Dado que 16 MHz es una frecuencia de cristal común , los cristales de 16 MHz tienen un costo relativamente bajo, por lo que probablemente sea más simple en este caso comprar un nuevo cristal de 16 MHz.

Hay casos en los que no es posible obtener un cristal de la frecuencia deseada; a veces, la frecuencia exacta que desea no es una frecuencia "común" y, por lo tanto, los cristales en esa frecuencia exacta son "cristales de frecuencia personalizados" costosos y de largo tiempo de entrega; o tal vez desee una frecuencia superior a 50 MHz: los cristales fundamentales son difíciles o imposibles de fabricar a frecuencias tan altas.

Para obtener una frecuencia deseada cuando no puede obtener un cristal fundamental en esa frecuencia, existen 7 enfoques populares:

• Conduzca algún cristal "común" en uno de sus modos armónicos , que ocurren cerca de múltiplos impares de su frecuencia de resonancia fundamental. Dicho circuito oscilador de "sobretono" incluye un filtro LC para seleccionar solo el sobretono deseado.
• Conduzca un cristal "común" en el circuito oscilador fundamental normal. Luego conecte la salida del oscilador a la entrada de un multiplicador de frecuencia . (A veces se usa un rectificador de onda completa para hacer un duplicador de frecuencia).
• Construya un oscilador sin cristal e intente ajustarlo manualmente para que funcione a la frecuencia deseada.
• Construya un oscilador sin un cristal y use un sintetizador de N fraccional (una especie de PLL de bucle de bloqueo de fase) para sintonizarlo automáticamente a una frecuencia en alguna relación N/M veces la frecuencia de un cristal separado en un circuito oscilador fundamental normal .
• Construya un oscilador sin un cristal y use un sintetizador de N entero (una especie de PLL de bucle de bloqueo de fase) para sintonizarlo automáticamente a una frecuencia en algún número entero N veces la frecuencia de un cristal separado en un circuito oscilador fundamental normal.
• Conduzca un cristal "común" en el circuito oscilador fundamental normal. Luego use algún tipo de divisor de frecuencia para generar una frecuencia en 1/N veces la frecuencia del cristal.
• Conduzca un cristal "común" en el circuito oscilador fundamental normal. Luego use algún tipo de http://en.wikipedia.org/wiki/dual-modulus_prescaler para generar una frecuencia en alguna proporción N/M veces la frecuencia del cristal.

Un enfoque que puede funcionar razonablemente bien en algunos contextos para duplicar una señal de reloj de onda cuadrada limpia es XOR la ​​señal de reloj con una versión ligeramente retrasada de sí misma. Si, por ejemplo, uno comienza con una señal de onda cuadrada que es 120us alta y 130us baja (nominalmente cuadrada, pero en realidad un poco fuera de lugar), y usa un retardo de 50us, terminaría con una onda que, durante cada intervalo de 250us , sería alto para 50us, bajo para 70, alto para 50, bajo para 80. No es exactamente una señal limpia de 8MHz, pero lo suficientemente buena para muchos propósitos. Si todo el cronometraje ocurre en el flanco ascendente del reloj (como es bastante común), la duración de la demora no importará, siempre que sea al menos igual al tiempo alto mínimo requerido, y siempre que cuando se agregue al tiempo bajo mínimo requerido el resultado no excede el tiempo alto o bajo más corto en la señal original.

El enfoque mencionado anteriormente es bastante bueno para duplicar la frecuencia de una señal de reloj de onda cuadrada limpia y simétrica. Tal señal, generará una salida limpia pero algo asimétrica. Intentar pasar la salida de un circuito de este tipo a través de otro generalmente generará una salida que probablemente tenga un aspecto significativo de "putt putt [pausa] putt putt [pausa]".

Si uno quiere hacer algo más que duplicar una frecuencia, puede ser posible usar múltiples retardos junto con una puerta XOR de entrada múltiple o una secuencia en cascada de la misma, de modo que cada flanco en la señal de entrada genere una secuencia rápida de pulsos. Por ejemplo, si uno comenzara con una onda de 4MHz y quisiera 32Mhz, podría hacer arreglos para que cada flanco nominalmente de 125ns en la señal original genere una secuencia de cuatro pulsos cada 30ns encendido y 30ns apagado. La salida no sería muy suave ni uniforme, pero habría exactamente ocho pulsos en cada intervalo de 250 ns.

Dichos circuitos "putt-putt-wait" producen una salida que no es tan limpia como la de un PLL, pero tienen una ventaja significativa: cuando se inicia un PLL, puede tomar cientos de microsegundos para estabilizarse antes de que su salida sea utilizable . Por el contrario, la salida de un circuito de espera de putt putt puede usarse dentro de un microsegundo desde que se inicia. En consecuencia, tales circuitos pueden ser muy útiles en los casos en que es necesario realizar una secuencia rápida de operaciones cada vez que cambia una entrada y no hay otro reloj en funcionamiento. Si se utiliza un PLL que se inicia con frecuencia, se ejecuta muy brevemente y se detiene, se podría desperdiciar más energía esperando a que se estabilice en cada inicio, que la que se gastaría realmente en funcionamiento antes de que el PLL se apague nuevamente.