Búfer de fanout del multiplexor de reloj

Estoy tratando de averiguar si hay un búfer de fanout de reloj con multiplexación de dos entradas que permita que cada salida seleccione la entrada de forma independiente.

Encontré una parte IDT que es un fanout de 12 salidas de multiplexación de dos entradas, pero parece que solo puede seleccionar una entrada a la vez para distribuir las 12 salidas:

ingrese la descripción de la imagen aquí

Es decir, para esa parte, todas las salidas emiten PCLK0 al mismo tiempo, o PCLK1, no una combinación de las dos.

Lo que estoy buscando es algo así solo donde cada salida Qn se puede configurar de forma independiente para almacenar en búfer cualquiera de los relojes de entrada PCLKm. Por ejemplo, podría tener Q0, Q1 y Q3 generando PCLK1, mientras que Q2 y Q4 generan Q0, etc.

Aquí hay un diagrama de bloques de lo que quiero hacer:ingrese la descripción de la imagen aquí

El PLL y los receptores realmente no pueden cambiar, y necesito poder seleccionar cada salida para amortiguar una de las frecuencias de entrada de forma independiente (como se muestra) y cambiarlas en tiempo de ejecución (no se muestra, pero imagine que quiero cambiar la salida 3 a 160MHz mientras esto está funcionando). Me imagino que esto requeriría una interfaz de control como I2C o similar, no solo pines de configuración como la mayoría de los búferes de distribución de 2 entradas.

¿Existe algo así, y si es así, cómo se llamaría? Obviamente, esto podría hacerse con un PLL, pero espero reducir el espacio/costo/etc. con una solución de búfer.

Gracias.

¿Le importa qué estándar de señalización se utiliza (LVDS, PECL, CMOS, ...)? ¿Qué rango de frecuencia necesitas manejar?
Los dispositivos finales que reciben los relojes después del fanout tendrán receptores diferenciales acoplados a CA CML. Entonces, idealmente, cualquier estándar de transmisor interactúa más fácilmente con eso (supongo que CML), aunque no me opongo a hacer algunas conversiones de terminación pasiva de un estándar a otro, por ejemplo, LVPECL a CML o algo así. Sin embargo, si la conversión requiere un dispositivo convertidor activo, probablemente no valga la pena. ¡Gracias!
FWIW, PECL o LVPECL se pueden conectar directamente a entradas CML acopladas de CA. Pero deberá proporcionar polarización de CC a los controladores de salida PECL.
¿Cuál es el estándar lógico de la fuente que impulsa esta cosa? ¿Y qué frecuencia?
Lo siento, me perdí esa parte de tu pregunta. Las dos frecuencias de entrada entre las que quiero cambiar serán 160MHz y 175MHz. Esos provendrían de un PLL que se puede configurar para salida LVDS o LVPECL, por lo que se puede usar cualquiera.
He agregado un diagrama de bloques a mi pregunta que debería aclarar lo que estoy tratando de hacer.

Respuestas (2)

Sea cual sea la solución que encuentre, implicará al menos 12 multiplexores 2:1. Estos podrían estar integrados en un IC o cada uno de ellos en un IC individual.

Con una búsqueda rápida, la coincidencia más cercana que encontré es el interruptor de punto de cruce NB4L7210 2x10:

ingrese la descripción de la imagen aquí

Esto solo te da 10 salidas. Si tiene un par de pares de salidas que sabe que siempre se conectarán a la misma entrada, podría usar un par de búferes de distribución 1:2 para expandir esto a 12. O podría usar dos de estos interruptores 2x10 (teniendo 8 salidas no utilizadas), o puede agregar un punto de cruce 2x2 de una familia similar para obtener las dos salidas adicionales.

En sus frecuencias (< 200 MHz), para la conexión desde el PLL a múltiples conmutadores o multiplexores, las señales PECL se pueden expandir fácilmente en su pcb usando una configuración multipunto:

esquemático

simular este circuito : esquema creado con CircuitLab

Las salidas (LV)PECL también se pueden interconectar directamente con las entradas CML acopladas a CA mediante polarización de CC en la fuente:

esquemático

simular este circuito

Los valores R1 y R2 se eligen para extraer una corriente de salida de aproximadamente 5 mA cuando el controlador PECL produce una salida baja (por lo que el valor dependerá de su voltaje VCC). Los valores de la resistencia serán superiores a 50 ohmios. Este es un esquema de "terminación de extremo lejano". Cuenta con la terminación de 50 ohmios en el receptor CML para eliminar los reflejos.

Puede agregar un segundo búfer de fanout para PCLK1 y un multiplexor de dos canales para cada salida.

Sí, ya he pensado en esa opción. Agrega muchos más componentes en mi caso, así como más señales de control, etc. Por eso esperaba una solución integrada. Sin embargo, ciertamente es un buen plan de respaldo.
¿Es posible que pueda omitir los búferes de fanout?
Búfer de fanout del multiplexor de reloj
RespuestasAquíPolítica de privacidad1y, 0v