Estoy trabajando en un diseño de segunda generación para una carga electrónica. La primera generación se describe en esta pregunta anterior si alguien está interesado (desplácese hacia abajo hasta la sección que contiene la primera foto), pero esta pregunta no tiene mucho que ver.
La carga tiene este esquema conceptual. La compensación de lazo, la activación de la puerta y la elección del dispositivo se descuidan aquí por simplicidad.
Un comentario de Neil_UK sobre esta pregunta me hizo pensar que el análisis SOA en miniatura del MOSFET que hice para la primera generación podría no ser del todo adecuado, así que pensé en adoptar un enfoque más formal.
Las especificaciones para la carga son:
Uno de los dispositivos que he estado considerando para esta segunda generación es el FQP13N06L ( hoja de datos aquí ). La hoja de datos contiene un buen gráfico SOA que parece darme lo que necesito. He indicado los límites de mi área de operación esperada con una línea roja (despreciando los efectos de en bajo :
Ahora, todo esto me parece sencillo ya que estoy razonablemente bien dentro del límite de DC. Pero el comentario de Neil_UK me ha estado molestando y me pregunto si me estoy perdiendo algo:
No dejes que un FET de 50 vatios te engañe pensando que puedes disipar 50 vatios como lo harías con un BJT de 50 vatios. Puede hacerlo si está saturado y se activa y desactiva en microsegundos, no puede hacerlo si intenta usarlo en un modo lineal, como el elemento de paso para un regulador lineal, una carga controlada o un dispositivo de salida de un amplificador de audio. El área de operación segura tiene restricciones de tiempo, la matriz de celdas en el FET se desequilibra térmicamente si se disipa durante demasiado tiempo. – Neil_ES
La otra duda que tengo es que las hojas de datos del IRFZ24N que usé en la primera generación (y otros dispositivos de esa familia) no tienen una línea de CC. Según la respuesta de Spehro a esta pregunta en SOA , creo que puedo dibujar eso en mí mismo (en rojo a continuación) en función de la corriente de drenaje continua máxima (12 A) y los límites de disipación de energía (45 W):
Entonces mi pregunta es: "¿Estoy entendiendo esto correctamente? ¿O hay un problema de disipación de calor a largo plazo con los MOSFET que no veo?"
El gráfico SOA del FQP13N06L se basa en una temperatura de matriz de 175 °C. R TJC es 3,35 °c/W, por lo que debe mantener la temperatura de la caja por debajo de 175-(30W*3,35) = 74,5 °c. Si la temperatura ambiente es de 30 °c, necesita un disipador térmico con R TJA de (74,5-30)/30 W = 1,5 °c/W o inferior.
Pero si bien el FET está clasificado para sobrevivir a esa temperatura, la confiabilidad se verá afectada, especialmente si la temperatura del troquel sube y baja mucho. En un circuito de corriente constante, puede esperar amplias variaciones en la disipación de energía (y la temperatura de funcionamiento) según lo que esté haciendo la carga.
Apuesto a que a su carga no le gustará estar conectada directamente a tierra sin límite de corriente, por lo que realmente no quiere que su FET se derrita. Sería muy conservador y diseñaría para una temperatura de unión por debajo de 100°c. Eso equivale a 15 W con un disipador de calor de 1,5 °c/W a una temperatura ambiente de 25 °c.
La ecuación de calor a largo plazo usa Rjc+Rca (jcn para el caso y caso para el ambiente para lograr el aumento de temperatura que desea.
Aunque está clasificado para Tj =175'C abs. max en las curvas SOA, es probable que desee ejecutar las temperaturas de la carcasa alrededor de 85 ºC como máximo o un aumento de 60 ºC y un disipador de calor de <2 grados C/W.
Este disipador de calor será grande o pequeño con un ventilador como los que se usan para las CPU.
Autista