¿Se necesitan precauciones para poner en paralelo P-MOSFET como interruptores de carga lateral alta?

Planeo usar P-MOSFET ( SI7463 ) como interruptores de carga lateral alta, con un ligero arranque suave (para ser probado y ajustado después de que se fabriquen los PCB).

Me gustaría ponerlos en paralelo para hacer que el Rds-on equivalente sea más bajo, pero no puedo encontrar recomendaciones simples y directas sobre cómo hacerlo.

Me imagino que debido a su coeficiente de temperatura positivo, compartirán "automáticamente" la corriente "por igual", sin embargo, he visto algunas aplicaciones paralelas en las que se recomienda una resistencia en serie pequeña (lo que anula el propósito para mí).

¿A una implementación simple como esta le falta algo?

La carga son Paneles LED, hasta 8A en total. La frecuencia de cambio es quizás una o dos veces al día (¿10uHz? :D).

Con un Rds-on anunciado de ~0.01R y 8A, la disipación de energía sería de 0.6W. La unión al ambiente en una placa FR-4 de 1x1" es de aproximadamente 52C/W típica, por lo que el aumento de temperatura es de 31C.

Agregar un FET adicional sería una forma fácil y económica de reducir a la mitad la disipación de energía y ampliar el área de disipación efectiva.

esquemático

simular este circuito : esquema creado con CircuitLab

Hacer un seguimiento:

Terminé siguiendo el consejo de Trevors y usando un solo dispositivo más costoso con menor Rds-on ( BSC030P03NS3 ). Al tacto, parece que las huellas alrededor del dispositivo se calientan más que el propio dispositivo (4 capas, 10 mm de ancho, 35 um de grosor en el exterior y 17 um en el interior). (Probablemente tengan la misma temperatura y el cobre se siente más caliente que el plástico). Funciona bien sin disipadores de calor porque la temperatura promedio a lo largo del tiempo es mucho más baja que el pico (8 amperios).

@winny: esa es una buena publicación, no la vi. Mi aplicación requiere cambios muy rara vez (una o dos veces al día). Pero las resistencias de compuerta individuales son baratas de agregar, entonces, ¿por qué no?
Todavía puede destruirlos en un solo encendido o apagado si tiene oscilaciones. Eso es lo que sucedió en mi circuito.
"Agregar un FET adicional sería una forma fácil y económica de reducir a la mitad la disipación de energía y ampliar el área de disipación efectiva". El primer paso siempre debe ser ver si puede encontrar un dispositivo mejor. Los costos de uno mejor pueden superar los costos adicionales de dos dispositivos más todos los disipadores de calor y mejorarán la confiabilidad.
También puede disminuir significativamente los 52 C/W típicos en la placa de circuito impreso mediante el uso de almohadillas de placa de circuito impreso más grandes y un espacio libre relleno de cobre, termoacoplado y alrededor del dispositivo.
@Trevor: sobre las almohadillas/cobre, ese es el plan. Sin embargo, estoy considerando seriamente su sugerencia de cambiar de dispositivo. Inicialmente, elegí este por la compatibilidad del paquete con otros proyectos y mi gestión personal de existencias. No estoy seguro todavía.

Respuestas (2)

Otro problema que debe tener en cuenta son los efectos térmicos del disipador de calor...

Según el flujo de aire y la geometría del disipador de calor, un extremo puede estar más caliente que el otro. Además, si, por ejemplo, hay tres MOSFET en una línea, el central puede estar considerablemente más caliente que los otros dos.

Además, hay consideraciones mecánicas que deben tenerse en cuenta.

¿Puede garantizar que tres o más MOSFET soldados en una placa tendrán un contacto térmico íntimo con el disipador de calor si se conecta más tarde?

Si los componentes se montan en la superficie, ¿la expansión térmica del disipador de calor provocará una tensión indebida o el fallo de las juntas de soldadura?

A 0.5W y 52C/W con 1x1" FR-4, estaba planeando no usar disipadores de calor. Usaría 2 dispositivos, no 3. Estaba considerando su sugerencia de cambiar a un dispositivo mejor. Si consideramos el mismo costo para 2 en paralelo y un solo dispositivo, ¿podría explicar por qué 2 dispositivos en paralelo son menos confiables?
Cada dispositivo tiene una tasa de fallas... digamos que su MOSFET tiene una tasa de fallas de 1:1000. Si tiene dos de ellos, SUMA esos números. Entonces... dos dispositivos = 2:1000. Es decir, reduce la confiabilidad del interruptor a la mitad. (Asumiendo la misma potencia por interruptor, por supuesto)
Terminé cambiando los dos FET en paralelo para un solo dispositivo con menor Rds-on. Gracias por tu contribución :)

Sus FET tienen un RdsON bajo, así que no olvide igualar la longitud de las trazas de cobre. He ilustrado esto:

esquemático

simular este circuito : esquema creado con CircuitLab

Observe en el esquema superior, ambos FET tienen una longitud de "cable" idéntica. En el esquema inferior, el de la derecha tiene "cables" más largos.

Si usa un tablero de 4 capas, recuerde que el grosor del cobre es diferente entre las capas...

No había pensado en el efecto del trazo/longitud/distancia del polígono. Bonito recordatorio.
También puede usar NMOS RdsON más bajos y cambiar el GND ...
¿Se necesitan precauciones para poner en paralelo P-MOSFET como interruptores de carga lateral alta?
RespuestasAquíPolítica de privacidad1y, 0v