Análisis de circuito de atenuación analógica

Estoy tratando de analizar el circuito básico de un atenuador. No tengo mucha experiencia en circuitos de CA, por lo que no estoy seguro de cómo debo proceder. Mi circuito es el siguiente:ingrese la descripción de la imagen aquí

Tengo algo como esto:

v

He encontrado algunas relaciones interesantes. Como la salida vrms basada en el ángulo de disparo θ:

Usando:

V r metro s = 1 T 0 T v 2 ( t ) d t
obtenemos:

V r metro s = 1 π [ 0 θ 0 d ( ω t ) + θ π S i norte 2 ( ω t ) d ( ω t ) ] = V metro a X 2 π θ π 1 2 [ 1 C o s ( 2 ω t ) d ( ω t ) ] = V metro a X 2 2 π ( ω t S i norte ( 2 ω t ) 2 ) | θ π = V metro a X 2 2 π [ π 1 2 S i norte ( 2 π ) ( θ 1 2 S i norte ( 2 θ ) ) ] = V metro a X 2 2 π ( π θ + S i norte ( 2 θ ) 2 ) = V metro a X 1 2 θ 2 π + S i norte ( 2 θ ) 4 π

Pero no se como obtener el angulo de fase en base a los valores de la resistencia, la capacitancia y la carga

La tapa se carga desde el voltaje sinusoidal hacia el voltaje de disparo de diac, pero queda algo de voltaje residual del ciclo anterior, y mucho más si no se disparó (causando el llamado efecto de complemento). Probablemente pueda aproximar el voltaje del capacitor como uno o dos voltios de polaridad opuesta cuando el triac se disparó en el medio ciclo anterior.
¿Podría proporcionar una referencia, tal vez un enlace?, sobre el llamado Efecto Snap-On, porque no puedo encontrar información sobre este efecto.

Respuestas (1)

La solución es casi trivial.

Un buen punto de partida sería hacer las siguientes suposiciones válidas para una carga resistiva:

1) Cada ciclo comenzará con C1 completamente descargado y TRIAC U2 abierto.

2) La resistencia de carga es mucho más baja que R3 + RV1, por lo que tendrá un voltaje de red medio sinusoidal completo en TRIAC.

3) DIAC está en circuito abierto hasta que se alcanza su voltaje de ruptura VBO (aproximadamente 30 V).

4) Ahora tenemos que escribir el transitorio de C1 alimentado con voltaje sinusoidal a través de R3+RV1.

5) Cuando se dispara vc(t)=VBO TRIAC, el capacitor se descarga y su carga se alimenta.

Entonces KVL a la fuente, la malla R, C sería

V máximo pecado ω t = v C ( t ) + R C d v C ( t ) dt
la EDO usual de primer orden para ser resuelta en v C ( 0 ) = 0 límite (o más generalmente algún voltaje inicial según el comentario de Spehro).

Esto se sabe que tiene solución suma de su general v ˘ C ( t ) = A mi t / τ τ = R C

y en particular v ^ C ( t ) = V máximo 1 + ω 2 τ 2 pecado ( ω t arcán ( ω τ ) )

Combinándolos en la restricción anterior y aplicando un poco de trigo da

v C ( t ) = V máximo 1 + ω 2 τ 2 pecado ( ω t arcán ( ω τ ) ) + V máximo ω τ 1 + ω 2 τ 2 mi t / τ

lo que equivalía a la ruptura de DIAC daría TRIAC a tiempo.

V BO V máximo = pecado ( ω t en arcán ( ω τ ) ) 1 + ω 2 τ 2 + ω τ mi t en / τ 1 + ω 2 τ 2

Lo que realmente entendemos de lo anterior es que ese es el trabajo de un solucionador numérico.

Editar: una señal fijada en la sugerencia de @Delfin.

¿Cómo resolviste la ecuación diferencial? Usando:
y = mi a ( X ) d X [ b ( X ) mi a ( X ) d X d X + C ]
Obtengo lo siguiente:
v C = v metro a X τ 2 ω C o s [ t ω ] 1 + τ 2 ω 2 + v metro a X τ s i norte ( ω t ) 1 + τ 2 ω 2 + C mi t τ
Estoy tratando de ver si puedo obtener el mismo resultado que el tuyo:
V metro a X 1 + ω 2 τ 2 s i norte ( ω t + t a norte 1 ( ω τ ) ) = V metro a X 1 + ω 2 τ 2 [ s i norte ( ω t ) 1 1 + ω 2 τ 2 + ω τ 1 + ω 2 τ 2 C o s ( ω t ) ] = v metro a X s i norte ω t 1 + ω 2 τ 2 + v metro a X ω τ C o s ( ω t ) 1 + ω 2 τ 2
No estoy seguro si me estoy perdiendo algo.
Uhm, no resolví la ODE, solo agregué la solución de estado estacionario de CA (fasores traducidos en tiempo), con la exponencial general. Mi está en la forma pecado ( ω t + ϕ ) tu estas en ti a pecado ( ω ) + b porque ( ω t ) , obviamente son equivalentes. Puedes intentar usar algo de trigonometría, como s i norte ( α + β ) = s i norte α porque β + C o s α pecado β y obtienes algunos términos como pecado ( arcán X ) que se puede simplificar fácilmente con algunas Pitágoras en el círculo trigonométrico.
Lo que quiero decir es que cuando resuelvo la ODE obtengo:
v C = V metro a X 1 + ω 2 τ 2 S mi norte [ ω t t a norte 1 ω τ ] + V metro a X τ ω mi t τ 1 + τ 2 ω 2 ]
en lugar de
v C = V metro a X 1 + ω 2 τ 2 S mi norte [ ω t + t a norte 1 ω τ ] V metro a X τ ω mi t τ 1 + τ 2 ω 2 ]
Oh, sí, tiene razón, la señal de salida se retrasará con respecto a la entrada uno, es decir, se desplazará a la derecha, por lo que menos es lo que necesitamos. Luego, el signo exp también cambia para cumplir con la restricción v(0). Siempre se debe hacer este tipo de verificación de la realidad. Lamentablemente no lo hice. Arreglaré la respuesta.