A través del rol en una configuración de apilamiento de PCB de 6 capas

Estoy usando una PCB de 6 capas con la configuración de apilamiento que se muestra a continuación, que representa solo algunos componentes que hay en la placa. Se muestra un camino propuesto a la corriente para ser analizado:

ingrese la descripción de la imagen aquí

PREGUNTA: ¿ Cuándo elegir vías pasantes sobre vías ciegas? ¿Cómo saber cuándo no es necesario conectar todas las capas GND con vías? De lo contrario, ¿es esto necesario o incluso recomendado ya que la gran cantidad de componentes en la placa puede dificultar el análisis de cada señal?

La figura muestra la ruta de retorno de la señal que viaja alrededor de 3 circuitos integrados, siéntase libre de comentar y corregir el análisis del circuito pensando en la integridad de la señal, EMI, diafonía y otros conceptos de PCB.

¿Es consciente de las implicaciones de costes de las vías ciegas?
@Kartman, sí, ese es el plan.
A juzgar solo por el gráfico, tanto la vía de alimentación como la vía de tierra correcta también podrían ser vías directas sin pérdida de densidad o eficiencia.
@Kartman, el problema es saber cuándo usar la vía ciega o la vía directa
@tobalt parece que aumentaría el área del bucle. ¿Es eso una preocupación aquí?
@ user253751 uno debe colocar las dos vías de paso cerca una de la otra.
Eso parece una acumulación tonta. ¿Qué está tratando de lograr intercalando el plano de potencia entre dos planos de tierra? Y con todos esos planos que no son de señal, ¿por qué están poniendo los dos planos de señal tan juntos?
@Sneftel, algunos factores positivos son posibles al usar esta acumulación. El plano PWR entre 2 planos GND aumenta el área límite de alta frecuencia formada por estos planos; En mi opinión, sustituir cualquier plano GND por una capa de señal aumentaría el acoplamiento no deseado entre las trazas que se encuentran debajo; Los planos de señal están cerca de disminuir a través de las impedancias. Por favor, ilumíneme con más opciones o muestre si algo de lo que dije no tiene sentido para usted.

Respuestas (2)

¿Cuándo elegir vías pasantes sobre vías ciegas?

Si su diseño se puede completar solo con vías pasantes y sin vías ciegas, generalmente se prefiere eso para lograr un costo mínimo.

Si debe introducir vías ciegas, debe intentar minimizar el número de diferentes tipos de vías ciegas. Por ejemplo, si realiza una perforación de profundidad controlada, prefiera hacer que todas las vías ciegas se puedan perforar desde la parte superior o todas las vías ciegas se puedan perforar desde la parte inferior para minimizar la cantidad de pasos de fabricación.

Para diseños de alta velocidad, es posible que se necesiten vías ciegas para minimizar los "stubs" en las trazas de la señal de RF. En estos casos, las vías con retroperforación pueden ser una alternativa de menor costo.

También se pueden usar vías ciegas para permitir la reducción del área del tablero.

¿Cómo saber cuándo no es necesario conectar todas las capas GND con vías?

Siempre debe conectar todas sus capas GND con vías. La única pregunta es cuántas vías y cuán separadas pueden estar espaciadas. 1/10 a 1/8 de la longitud de onda de la señal de frecuencia más alta presente en su diseño es una regla general razonable para el espacio máximo entre las vías de unión entre los planos de tierra.

De lo contrario, ¿es esto necesario o incluso recomendado ya que la gran cantidad de componentes en la placa puede dificultar el análisis de cada señal?

Esto no está claro. es lo que se necesita?

Quise preguntar cuando se coloca una vía GND, se recomienda que sea una vía a través de todas las capas GND. Me preocupa elegir un tipo de vía incorrecto y provocar una pérdida de referencia en la señal.
Si puede ajustar una vía directa, simplemente use una vía directa. Use una vía ciega para tierra solo si una vía directa bloquearía el enrutamiento en otras capas.
¿Cómo saber si se debe colocar una vía conectando solo una capa GND o todas las capas GND?
Una vía que conecta solo una capa no hace nada en absoluto. Si no está haciendo una precisión analógica extrema (14 bits o más), simplemente conecte todas las capas de tierra.

Las vías ciegas pueden lograr una densidad de enrutamiento mucho mayor porque están restringidas a una o pocas capas.

Suponiendo el apilamiento típico donde las capas 1-2, 3-4 y 5-6 están estrechamente acopladas:

siempre que su potencia o señal cruce entre cualquiera de las capas 1, 3 o 5, la capa de referencia asociada cambia entre 2, 4 o 6, respectivamente. La vía de tierra correspondiente tiene que conectarse al menos a los planos de referencia antes y después del cruce de capas.

Si su enrutamiento y sus componentes requieren 2 vías terrestres de diferente tipo cercanas entre sí, por ejemplo, una vía terrestre que debe tocar las capas 1+2+6 y otra que debe tocar solo 2+4, entonces se pueden combinar en una sola vía. Es decir, no hay gran problema cuando se tocan planos de tierra "innecesarios". El único inconveniente es un poco de acoplamiento de impedancia común entre ambas corrientes de retorno enrutadas a través de esa vía en particular.

acabas de responder parte de mis preguntas... Pero, ¿cómo darme cuenta de qué plano se está usando como referencia para cada señal? ¿Qué califica a un avión para decir que es un avión de referencia para una señal?
@EmanuelM, el plano de referencia es el que está físicamente más cerca de la capa en la que está enrutando su línea de alimentación o señal. A alta frecuencia (que es relevante para EMI), la gran mayoría de la corriente de retorno fluirá a través de este plano más cercano porque de esa manera el bucle de corriente es más pequeño y la impedancia es más pequeña. Si no contacta este avión más cercano con su ruta de retorno, la corriente tiene que usar un bucle mucho peor y más grande y causará problemas de EMI. Depende de la acumulación qué capas hacen referencia a qué otras, pero normalmente los pares estrechamente apilados son: 1 y 2, 3 y 4, 5 y 6.
Entiendo lo que dice, así que para obtener un mejor diseño, recomienda observar cada señal en mi pila y seguirla para colocar un tipo correcto de vía. Estoy pensando en colocar vías de costura de 1-2 y luego otras vías de costura entre 2-4 y finalmente grupos de vías de 4-6 colocados manualmente. ¿Es una buena elección?
Las vías de unión de @EmanuelM y las vías de corriente de retorno son dos cosas diferentes. Photon escribió una regla general para coser a través de la densidad. pero para la mejor EMC, coloque las vías de corriente de retorno como lo dice en serio. colóquelos justo al lado de las vías de avance y conecte los dos planos que sirven como referencias a la señal antes y después de la vía de señal
De una manera práctica, la unión de vías, en mi opinión, serviría como queremos, para evitar EMI, ya que muchas vías harían el trabajo y probablemente estarían cerca de cualquier vía de señal a través de los planos. ¿Estás de acuerdo?
bueno, en mi opinión, colocar vías de costura cada 5-10 mm ya es bastante denso y complica el enrutamiento. para EMI, un bucle de 5 mm sigue siendo innecesariamente grande... Así que, personalmente, empiezo colocando vías de retorno (como vías pasantes) y luego solo distribuyo unas pocas vías de costura más en áreas en blanco de la placa. pero nunca hice un diseño de muy alta densidad donde necesitaba vías ciegas
esto es algo realmente bueno de saber, eso es lo que estaba buscando como respuesta.
Tengo algunas ideas sobre mi pila: 1- No veo la necesidad de colocar vías de retorno cerca de las vías de alimentación; 2- para aumentar la capacitancia del plano, colocaré un vertido de cobre de potencia en L3, agregando así 2 acoplamientos capacitivos más entre L2-L3 y L3-L4, sin interferencia en las señales en la capa L3. ¿Son estos pensamientos correctos y una buena forma de mejorar a Emi?
@EmanuelM No puedo decirlo sin ver el diseño de los chips y las vías. El vertido de energía L3 a menudo tiene sentido, pero tenga en cuenta que toda esa capacitancia plana de baja inductancia se ahogará si la conecta con una pequeña vía al chip. Más vías, menos impedancia es la regla general.
A través del rol en una configuración de apilamiento de PCB de 6 capas
RespuestasAquíPolítica de privacidad1y, 0v