¿Cómo funciona la señalización eléctrica de supervelocidad USB?

He estado leyendo un montón, incluida la especificación USB 3.0, y todavía no lo entiendo. Las líneas de transmisión de datos están ambas acopladas capacitivamente, por lo que en el conector, ¿SSTX tiene un promedio de 0 V?

ingrese la descripción de la imagen aquí

Sin embargo, el diagrama de nivel de voltaje muestra señales de un solo extremo con una polarización de 0,3 V CC, ¿esto es antes o después de las tapas de acoplamiento?:

ingrese la descripción de la imagen aquí

¿No produciría esto voltajes negativos en el receptor? ¿Los circuitos integrados del receptor no son de suministro único? ¿Hay un sesgo de CC en la entrada o en la salida? Leí la parte sobre cómo "la codificación 8b/10b no tiene CC", pero no creo que eso importe; ¿Es como enviar una onda cuadrada con un ciclo de trabajo del 50 %?

Esto es lo más cercano que puedo encontrar a un circuito equivalente (para un recontrolador de TI):

ingrese la descripción de la imagen aquí

Creo que USB 1/2 está terminado con una red de resistencia que lo polariza a tierra. Debe haber resistencias de terminación en algún lugar que no se muestra.
pjc50, Superspeed USB 3 no utiliza la temporización ni la sincronización de USB 1 y 2. Utiliza cuatro conductores adicionales que no están presentes en USB 1 y 2. La terminación está presente en los chips del transceptor USB 3 y no debe tener una polarización de CC.

Respuestas (2)

En las formas de onda de ejemplo que muestra, los voltajes están en los pines del chip, antes del acoplamiento capacitivo. El transmisor tiene aproximadamente 0,3 V de polarización de CC porque funciona solo con un suministro de voltaje positivo. Si el receptor no estuviera conectado y, en su lugar, colocara una resistencia de terminación en el par, encontraría que la polarización de CC promedio (después de los condensadores) es cero. Con el receptor conectado, encontrará que el receptor en realidad está agregando un sesgo de CC a la señal, y ese sesgo de CC está cerca de su umbral de transición.

"el receptor en realidad está agregando un sesgo de CC a la señal" ¿Cómo? ¿Cuánto cuesta?
El "cómo" es una combinación de fugas o un sesgo introducido deliberadamente, o abrazaderas de diodo. La cantidad depende del chip del receptor y probablemente no esté especificada. Esperaría en cualquier lugar entre 0.3 y 1.0V.

Los circuitos de entrada probablemente estén polarizados en los niveles lógicos de PECL o en el riel medio. Esto se hace fácilmente cuando la entrada está acoplada capacitivamente porque el capacitor representa una impedancia masiva a bajas frecuencias.

Esto requiere que los datos transmitidos sean datos balanceados de CC, es decir, que no contengan valores de CC a largo plazo; esto se logra mediante la codificación de Manchester o la codificación. Esto funciona tanto en una línea balanceada como en una línea no balanceada.

Por supuesto, algunas entradas de suministro único pueden funcionar con voltajes negativos; Considere la entrada de amplificador operacional inversor simple con ganancia unitaria en un solo riel. Si la entrada inversora es de -3V, la salida se verá forzada a +3V sin ninguna anomalía en ninguna de las entradas. De acuerdo, no todos los amplificadores operacionales funcionarán a tierra y este es un requisito para este tipo de circuito, PERO aún manejará voltajes negativos en la resistencia de entrada sin pestañear.

Ok, pero ¿es esto lo que realmente se está haciendo en USB 3.0? Sé que usa codificación 8b/10b sin CC, por ejemplo.
En realidad, es extremadamente poco común que las entradas toleren voltajes por debajo del riel de suministro más bajo por más de una caída de diodo. Para un receptor diferencial, el rango de modo común suele ser <= al rango de suministro, y el rango diferencial <= dos veces el coomon
Debería haber dicho "algo poco común", ya que muchos receptores RS-422 y RS-485 lo hacen. De todos modos, se cortó al escribir mi comentario. ... y el rango diferencial <= +/- el rango de modo común, a menudo mucho menos. El rango de modo común limitado es una de las razones por las que los receptores están diseñados para introducir una polarización de CC, para mantener una entrada flotante dentro del rango de modo común. Esto depende del uso de aislamiento de capacitor o transformador en el transmisor, receptor o ambos.
@EricSmith USB 3.0 tiene aislamiento de capacitor solo en el transmisor
Me di cuenta que. Me refería a la señalización diferencial por cable en general, ya que algunos estándares funcionan de manera diferente.
"PERO aún manejará voltajes negativos en la resistencia de entrada" Sí, pero la resistencia de entrada no es el punto que importa. La entrada inversora del amplificador operacional es el punto que importa, y ese punto es constante, no negativo.
@endolith No sé cómo lograste interpretar que estaba insinuando que la entrada inversora real del amplificador operacional era negativa. Estaba diciendo que un amplificador inversor puede manejar voltajes negativos en la entrada del circuito, es decir, en el terminal sin amplificador operacional de la resistencia. Gracias por el d/v.
¿Cómo funciona la señalización eléctrica de supervelocidad USB?
RespuestasAquíPolítica de privacidad1y, 0v