Hay una competencia de Google en este momento llamada el desafío de la caja pequeña . Es diseñar un inversor AC muy eficiente. Básicamente, el inversor se alimenta con un voltaje de CC de unos pocos cientos de voltios y el diseño ganador se elegirá por su capacidad para producir una salida de 2kW (o 2kVA) de la manera más eficiente desde el punto de vista eléctrico. Hay algunos otros criterios que deben cumplirse, pero ese es el desafío básico y los organizadores afirman que una eficiencia superior al 95% es imprescindible.
Es una tarea difícil y me hizo pensar en ello como un ejercicio. He visto muchos diseños de puente H inversor, pero todos conducen PWM a los cuatro MOSFET, lo que significa que hay 4 transistores que contribuyen a las pérdidas de conmutación todo el tiempo: -
El diagrama superior es como normalmente leo sobre diseños de inversores, pero el diagrama inferior me pareció una forma de reducir las pérdidas de conmutación en prácticamente 2.
Nunca lo había visto antes, así que pensé en preguntar aquí si alguien más lo había hecho, tal vez haya un "problema" que no reconozco. De todos modos, decidí no participar en la competencia si alguien se pregunta por qué estoy publicando esto.
EDITAR, solo para explicar cómo creo que debería funcionar: Q1 y Q2 (usando PWM) pueden generar (después del filtrado) un voltaje "suavizado" que puede variar entre 0V y +V. Para producir el primer medio ciclo de una forma de onda de CA de potencia, Q4 se enciende (Q3 se apaga) y Q1/Q2 producen las formas de onda de conmutación PWM para hacer una onda sinusoidal de 0 grados a 180. Para el segundo medio ciclo, Q3 se enciende (Q4 se apaga) y Q1/Q2 produce un voltaje de onda sinusoidal invertida usando los tiempos PWM apropiados.
Pregunta:
Se puede hacer? Sí
¿Se ha hecho? Sí
¿Funcionará como se esperaba? la mitad de las pérdidas de conmutación? Sí, y si se tuvo cuidado con la velocidad de negociación de la selección del dispositivo de la pierna derecha para las pérdidas de conducción, entonces podría mejorar aún más las pérdidas de powerCore.
Modelo rápido con un filtro de salida REALMENTE mal optimizado y no realmente sintonizado, solo para probar un punto y una frecuencia de conmutación de 100 kHz (10 kHz parecían proporcionar una salida razonable pero se requeriría una FFT y cargas variables: L, C, rect, etc.)
Dicho esquema tiene dificultades en el cruce por cero, por lo que el efecto sobre THd tendría que evaluarse y determinarse si es una limitación aceptada.
gbulmer
usuario16222
Andy alias
usuario16222
Andy alias
Andy alias
usuario16222
W5VO
Andy alias
gbulmer
aarond
usuario16222
Andy alias
gbulmer
LCS