Estoy usando algunos dispositivos QFN en una PCB que estoy diseñando usando el software Eagle PCB. Los paquetes QFN tienen una almohadilla central conectada a tierra y destinada a ayudar con la disipación térmica.
Al crear el paquete, si tengo la plataforma central como una plataforma real, obtengo errores de DRC cuando llego a colocar vías en la plataforma para conectarla al plano de tierra en el lado opuesto de la placa.
Otra posibilidad sería dejar la almohadilla central fuera del paquete y dibujarla en el tablero, pero esta es una solución bastante insatisfactoria.
¿Cuál es la mejor manera de lidiar con este problema?
Ok, he encontrado una solución a este problema.
La respuesta es colocar la almohadilla central en el paquete con "stop" y "cream" apagados, luego dibujar manualmente rectángulos para las capas "stop" y "cream" sobre la almohadilla como habrían aparecido de todos modos.
El resultado final físico es el mismo, pero colocar vías en el pad no produce errores de DRC.
Cuando cree el paquete/esquema para la parte, asigne el pad central a un pin adicional en el símbolo esquemático y átelo a la señal adecuada (generalmente GND u ocasionalmente VCC).
Si no desea confundir el esquema, en la mayoría de las herramientas de diseño puede ocultar un pin y conectarlo internamente a otro pin. Entonces, simplemente ocultaría el pin del pad central y le diría que está agrupado con un pin GND o cualquier señal a la que deba acoplarse.
Hacer eso debería permitirle pasar los controles DRC. Algunas herramientas de diseño tratarían varios VIA como un bucle de señal y los eliminarían, es posible que deba establecer un indicador para la señal en particular para evitar esa verificación. Tuve que hacer esto con Altium en el pasado, pero no creo que Eagle elimine automáticamente los bucles, por lo que probablemente puedas omitirlo.
Si la almohadilla central es para la gestión térmica, debe asegurarse de usar suficientes vías para conducir el calor. En esa situación, generalmente incluyo el número/tamaño requerido de vías en el diseño del paquete real y solo las muevo en el diseño final de PCB si realmente lo necesito. No recuerdo si Eagle permite explotar huellas de paquetes para editar en la PCB o no.
Simplemente coloque las vías en el pad y viva con los errores de DRC. Con el software Pulsonix que uso puedo poner vias en pads sin errores DRC siempre y cuando estén asignados a la misma red. Quizás puedas hacer lo mismo con Eagle. También puedo crear pads de cualquier forma con una o más vías en ellos.
W5VO
ligero
W5VO