El problema

Tengo una matriz de 110 pines digitales y necesito enrutar los pines con canales unidireccionales a través de una serie de multiplexores de modo que las siguientes condiciones siempre se cumplan:

• Cada pin tendrá un canal/ruta a exactamente otro pin
• Cada pin puede ser una entrada o salida de una configuración a la siguiente, pero solo será una entrada o salida para cualquier configuración (un canal/ruta unidireccional).
• Debido a las dos estipulaciones anteriores, podemos suponer que exactamente la mitad de los pines son de entrada y la otra mitad son de salida durante cualquier configuración.
• Todos los pines son digitales.
• O todos los pines son lógicos de 3,3 V o todos los pines son lógicos de 5 V, no sabemos cuál es antes de tiempo
• Ningún pin se volverá a conectar sobre sí mismo (esto debería ser de sentido común, pero vale la pena mencionarlo)
• El tiempo que lleva reconfigurar la red no es importante, puede ser lento.
• La configuración de la red debe ser controlable a través de un atmel, este atmel no será el chip que se conecta a los 110 pines digitales en sí, solo para controlar la configuración del multiplexor. Como tal, la cantidad de pines necesarios para configurar la red debe ser razonable.
• Cualquier solución debería poder caber en una PCB de 10 cm x 10 cm, aunque puede tener varias capas.
• Debe minimizarse el retardo de propagación de una señal a través del multiplexor, una vez configurados los multiplexores. No tengo un retraso mínimo específico que pueda citar, pero lograr que este número sea lo más bajo posible debería ser una prioridad.
• A continuación, enumero algunas partes que estoy usando actualmente en mi intento de solución, pero no es necesario que necesite usar esas partes específicas. Puedo considerar soluciones que usen partes completamente diferentes si logran mejor el objetivo previsto. De hecho, si no puedo hacer que este enfoque funcione, incluso estoy considerando cambiarme a un FPGA, sin embargo, la razón principal por la que no lo hago es porque todos son paquetes BGA y sería una pesadilla trabajar con ellos en un prototipo.

Mi intento de solución

Así que identifiqué algunos chips que debería poder crear una solución si puedo encontrar la forma correcta de conectarlos todos juntos. Son los siguientes.

Partes que se están considerando

IDT72V70210

Este es un chip con un único multiplexor digital (unidireccional) de 32:32 que se puede configurar a través de I2C. Tiene 1.024 canales por lo que es capaz de enrutar cualquiera de sus 32 entradas a cualquiera de las 32 salidas. Es costoso a alrededor de $ 25 por chip, por lo que idealmente me gustaría que sea una prioridad minimizar la cantidad de estos chips que necesito en mi solución.

APG792A

Este es un chip con tres multiplexores analógicos (bidireccionales) 1:4 y también se puede configurar a través de I2C. Estos son relativamente baratos a alrededor de un dólar o dos, así que no me importa tener varios en el tablero en caso de que quepan.

TCA9548A

Este es un chip con un interruptor I2C 1:8. Le permite tener 8 "subredes" separadas de dispositivos I2C para que pueda abordar el problema de los conflictos de direcciones I2C colocando direcciones en conflicto en diferentes subredes I2C. Estos también son relativamente baratos, así que no me importa si necesito tres o cuatro de estos.

Cualquier microcontrolador

Finalmente, cualquier tipo de microcontrolador capaz de controlar los multiplexores, esto no se conectará a los 110 pines digitales, solo hablará con la matriz de multiplexores para configurarlo.

Enfoque actual

Entonces, mi forma actual de abordar esto, que no está funcionando realmente, es tener un chip multiplexor digital 2x32:32. Tendría 32 entradas y 32 salidas en cada chip. Si bien por sí solo sería capaz de enrutar cualquier pin en un grupo de 32 a cualquier otro pin en el mismo grupo, eso no me acercará mucho al manejo de 110 pines. Al principio, mi solución fue utilizar los multiplexores analógicos 1:4 de modo que cada multiplexor tuviera su único lado conectado a uno de los pines digitales. Los cuatro pines de salida del multiplexor analógico estarían conectados a un pin como tal, donde A representa uno de los multiplexores 32:32 y B representa el otro: una entrada en el chip A, una entrada en el chip B, una salida en el chip A, una salida en el chip B. Mi esperanza era que, si seleccionaba la disposición correcta de pines entre los multiplexores analógico y digital, podría lograr el resultado que deseaba.

El problema es que no puedo encontrar una configuración con esta configuración que realmente pueda lograr mi objetivo. La configuración de cierre que encontré funcionaría para enrutar con éxito en cualquier configuración 64 pines digitales, pero más allá de eso, la topología tiene casos extremos en los que fallaría. El problema con mi solución que funciona para 64 pines es que más de la mitad de los pines en los multiplexores 2x32:32 no se utilizarían para ninguna configuración. Entonces, aunque podría escalar esta solución para que funcione usando multiplexores 4x32:32, esto aumentaría significativamente el costo de hacer esto y desperdiciaría la mitad de los pines en el 32:32, así que idealmente me gustaría encontrar una solución que sea más asequible. Necesitaré algún tipo de configuración nueva, pero estoy luchando por encontrar una manera de hacerlo bien.

Como referencia, aquí está el enfoque que usaría que funcionaría para hasta 64 pines:

^{simular este circuito : esquema creado con CircuitLab}